文档介绍：超大规模集成电路基础存储器和阵列结构设计
存储器和阵列结构设计. 2
本章重点
存储器的分类和结构
只读、非易失性及读写存储器的数据存储单元
外围电路——灵敏放大器、译码器、驱动器和时序产生器
存储器设计中的功耗和可靠性问题
存储器和阵列结构设计. 3
引言
密集的数据存储电路是数字电路或系统设计者的主要考虑之一
将存储单元组成大的阵列,这可以使外围电路的开销最小并增加存储密度
本章的意义在于它应用了大量前几章中介绍过的电路技术
存储器设计可以看成一个高性能、高密度和低功耗电路的设计实例
存储器和阵列结构设计. 4
存储器分类
时序参数
读出时间/写入时间/读周期/写周期
存储器和阵列结构设计. 5
半导体存储器分类
Read-Write Memory
Non-Volatile
Read-WriteMemory
Read-Only Memory
EPROM
E
2
PROM
FLASH
Random
Access
Non-Random
Access
SRAM
DRAM
Mask-Programmed
Programmable (PROM)
FIFO
Shift Register
CAM
LIFO
存储器和阵列结构设计. 6
存储器总体结构和单元模块
Word 0
Word 1
Word 2
Word
N
2
2
Word
N
2
1
Storage
cell
M
bits
M
bits
N
words
S
0
S
1
S
2
S
N
2
2
A
0
A
1
A
K
2
1
K
5
log
2
N
S
N
2
1
Word 0
Word 1
Word 2
Word
N
2
2
Word
N
2
1
Storage
cell
S
0
Input-Output
(
M
bits)
Intuitive architecture for N x M memory
Too many select signals:
N words == N select signals
K = log
2
N
Decoder reduces the number of select signals
Input-Output
(
M
bits)
Decoder
存储器和阵列结构设计. 7
存储阵列
Problem: ASPECT RATIO or HEIGHT >> WIDTH
Amplify swing to
rail-to-rail amplitude
Selects appropriate
word
存储器和阵列结构设计. 8
层次化的存储结构
优点:
1、本地字线和位线的长度较短
2、快地址只用来激活被寻址的块节省功耗
存储器和阵列结构设计. 9
Subglobal row decoder
Global row decoder
Subglobal row decoder
Block 30
Block 31
128 K Array Block 0
Block 1
Clock
generator
CS, WE
buffer
I/O
buffer
Y
-address
buffer
X
-address
buffer
x1/x4
controller
Z
-address
buffer
X
-address
buffer
Predecoder and block selector
Bit line load
Transfer gate
Column decoder
Sense amplifier and write driver
Local row decoder
[Hirose90]
层次化的存储结构
存储器和阵列结构设计. 10
CAM存储器
支持3种工作模式:读、写和匹配