1 / 130
文档名称:

AES加密算法IP核的设计与验证.doc

格式:doc   大小:6,114KB   页数:130页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

AES加密算法IP核的设计与验证.doc

上传人:2024678321 2018/10/23 文件大小:5.97 MB

下载得到文件列表

AES加密算法IP核的设计与验证.doc

文档介绍

文档介绍:上海交通大学
硕士学位论文
AES加密算法IP核的设计与验证
姓名:刘晗嘉
申请学位级别:硕士
专业:电路与系统
指导教师:周玉洁
20090101
上海交通大学工学硕士学位论文摘要
AES 加密算法 IP 核的设计与验证
摘要
美国国家标准技术局(NIST)于 2001 年发布高级加密标准(AES),
用来取代 DES,从而成为广泛使用的对称分组加密标准。针对 AES 的硬
件实现人们做了许多有意义的研究工作,有的着力于采用流水线结构提
高吞吐率,有的着力于低成本和低功耗的实现。本文针对手持设备和移
动终端场合下的应用需求设计出一款完全遵循标准的 AES 加密算法 IP
核,在面积与性能之间取得良好折中。为了减小硬件的面积,本文提出
一种等价加密算法,在此基础上设计出一种 32 位带宽的数据通路,使加
密与解密之间、轮函数与密钥扩展之间实现模块级的资源共享,同时减
少运算单元的数量。利用复合域运算的特点,基于组合逻辑设计一种小
面积的合并的 Sbox。研究 MixColumn 及其逆变换的不同因子分解方法,
提出一种在数据通路中共同使用的方案。公共子表达式消除技术被广泛
应用于逻辑优化,从而实现了比特级的资源共享。为支持 128、192 和 256
位不同密钥长度的加密和解密运算,本文还设计了一种可配置的实时密
钥扩展结构,利用密钥缓存机制平衡加解密吞吐率。根据可重用的设计
要求,为 IP 设计了通用接口,并在设计实现过程中进行了充分的功能和
时序验证。最终基于 SMIC µm 工艺的 AES IP 核的面积只有 门,
100MHz 工作频率下 AES-128 加解密的吞吐率达 188Mbps。
关键词:高级加密标准,知识产权核,有限域
第 I 页
上海交通大学工学硕士学位论文 ABSTRACT
DESIGN AND VERIFICATION OF AES ENCRYPTION
IP CORE
ABSTRACT
The Advanced Encryption Standard (AES) issued by the National
Institute of Standards and Technology (NIST) of the USA in 2001, is
supposed to replace DES, and has e the new widely-used symmetric
block cipher standard. A lot of efforts have been made on the various
hardware implementations of the AES algorithm. Some of them focus on
achieving extremely high throughput by using pipeline architecture, while
others focus on designing low-cost and low-power devices. Given the specific
requirement of portable devices and mobile terminals, the thesis presents a
pliant AES IP with an acceptable trade-off between area and
performance. In order to reduce the area, an equivalent encryption structure is
proposed, and a 32-bit data path is developed by sharing operation blocks
between encryption and decryption as well as between round function and key
expansion. By posite fields Sboxes can be efficiently
implemented binational logic. Two approaches of factoring of
MixColumn and its inverse are explored. Bit-level resource sharing is fully
employed by mon subexpression elimination. The suggested
reconfigurable archite