文档介绍：复旦大学硕士学位论文MOSFET导通电阻偏高因素的测试分析和解决途径的研究姓名:周忠申请学位级别:硕士专业:电子与通信工程指导教师:包宗明20070430批低良率的关键阂素。在共雠沃校个低良率批次,其中雠蔚闹本论文酌暴体研究内容包括下剜部分:夺分拆了疉稍程中静缺陷鐴饨芯财,簇造成熟阻的编满,◆分辑了圆背背蠢金矮弱离形袋豹待撬;然嚣,锌对上述影确因素,逶遥耱学方法罨我窭遮残魏浚陷因素豹其俸辍因,势探繇了导遴电阻绱大造戒黪建率撰失。本选题的长远意义在与,希望能协助半导体封装测试厂商在生产中,能够从中获得关键词;导遴魄阻中图分类号:摘要鲅新的半导体技术已经将的性能提升到一个很商的水平,目前封装技术已经成为遮求更裹效黢的限刳因素。掘健计,一个传统封装的场效应荀踝通态电阻由三个部分组成:封装占%,硅电路和基座备占%。在一魑最新的产品中,离达一半的导通电阻怒因为导线架与罨线接合所产生的封装电阻惹造成。所以,不仅需蜜优化硅芯片参数,还要优化封装参数,以提高过程能力指数。从公司统计的年测试良率数据分析,我们发现,导通电阻测试不良怒造成测试要缺陷怒导通电阻不良。为了减少封装对导通电阻的影响,本论文通过对封装瀛程的逐步分析,挖掘出流程中对静通电阻的影响阂素,掇出解决此问题的途径,并在生产实际中不断探索、试验,最终显著降低了由于导通电阻不舍格而引起的良率损失。夺论述了圆片背面层厚度攵员趁娣腔崾艋财,主要是列挠缱的影响,及趁婕醣≈丶ひ占际酢夺分析了不同疉材料对导通电阻的影响:动态时不易散热,从而导致导通电阻的偏高;◆分析了虚焊线夺分耩了植:毽摇塑羧移芯泞之溷豹分层,及慈片弱锻浆之闺豹分层,锻浆和导线架之『日姆植恪讨解决这些问题的方案,并经过验证及考量其对可靠性的影响。研究结果用于生产显著降一些鑫汞,钱豫瓣装工艺,簌瑟快速解决导逶龟疆镶毫戆润邃,或者投撰暄√饴凼霰2响因素,无论从产品设计阶段,还是工装生产阶段,采取一定的预防措施,从而可以减小熬装对警通电毽熬影响,跌达到降低导遴电阻戆霆标。瑂篗甀%,%畉,.,.,瑃,.琭琣夺夺;夺;..—.琽甪行:正文餮全球各大半导体厂商对导通电阻的要求和研发趋势随着超大规模集成电路的集成度越来越高、尺寸不断减小、工作频率不断提高和功耗不断降低,其供电电源的电压也随之要求越来越低、电流却不断增大。在功率半导体器件中,以其高开关速度,低开关损耗,低驱动损耗等特点而在各种功率变换,特别是在高频功率变换中扮演着主要角色。随着其制造技术的迅速进步,使低压功率的通态电阻梢源锏阶愎坏偷乃剑沟迷诤艽蟮牡纪ǖ缌飨拢涞刃А篎向压降也很小。但随着功率苣脱沟奶岣撸涞纪ǖ缱枰菜嬷..蚊菰龀ぃ湓龀速度使功率苤圃煺吆陀τ谜卟坏貌灰允兜姆冉档投疃ǖ缌鳎哉壑卸疃ǖ流、导通电阻和成本之認的矛盾。即便如此,高压在额定结温下的导通电阻产生的导通压降仍居高不下,所以追求低导通电阻成为功率性器件的主要指标。,钠骷ㄌ缱鑂值降低了%,封装内的每个的滴僚纺罚纪ǖ缱璧慕档陀兄岣呦低承剩佣映さ绯厥倜?銮叶于,导通电阻随温度上升而增加,造成更多的热消耗。针对现在的市场,对效率更高的直流,直流变换器的持续增长的需求,促使场效应骞芄ひ等タ7⑼ㄌ缱璨断降低的产品。对改进效率的高性能场效应骞艿男枨螅庑┭细竦囊G笄恐埔的使用通态电阻创新的功率器件,而且还要求新器件具备很高的可靠性,确保功耗能够得到氯饭芾怼最新的半导体技术已经将的性能提升到一个很高的水平,目前封装技术已经成为追求更高效能的限制因素。:封装占%,硅电路和基座各占%。在一些最新的产品中,高达一半的导通电阻是因为导线架与导线接合所产生的封装电阻而造成。芯片设计和制造已经取得巨大进步,相形之下,封装就成为改善器件特性的一个主要局限。在一个功率器件中,现有的封装技术通常要对其多达%的导通电阻河性任。负载丌关要求非常低的导通电阻,以便将传导功率损耗降至最小。所以,不仅需要优化硅产品参数,还要优化封装参数,以提高过程能力指数。在功率管理和电机控制应用的分立实现中,主要器件通常也是功率。通常,功率的主要特点是器件导通电阻,该性能决定了在导通电流时,器件消耗的功率和产生的散失热量。通常有两个方法可以提升功率的导通电阻性能。一种是提高给定尺寸芯片上面的晶体管的密度。第二个方法更简单些,是增加芯片的面积,但后果可能是设备的尺寸更大。由于尺寸的增加,导致使用该功率的终端设备成本的增加,,简称两款采用年推向市场的最新技术使得采用庾暗腃是在晶体管单元密度增加的同时,提高封装电阻,这是一个在导通电阻,芯片实际尺寸和外壳热阻之『白苣炎龀鋈∩岬墓獭=饩稣飧鑫侍獾囊桓鐾揪妒嵌韵钟蟹庾敖懈慕高器件热性能。例如,热性能增强的