文档介绍：目录
第一章概述 1
设计概述 1
1
设计原理 1
设计功能 2
第二章技术与开发工具 3
VHDL简介 3
3
VHDL程序组成部分 4
VHDL系统优势 4
MAX+PLUSⅡ 5
软件简介 5
软件组成 6
7
第三章系统分析 8
8
模块的划分 8
9
第四章各功能模块基于VHDL的设计 10
时基产生与测频时序控制电路模块的VHDL源程序 10
待测信号脉冲计数电路模块的VHDL源程序 11
十进制加法计数器的VHDL源程序 11
12
锁存与译码显示控制电路模块的VHDL源程序 13
译码显示电路的VHDL源程序 13
锁存与译码显示控制模块的VHDL源程序 14
顶层电路的VHDL源程序 16
第五章数字频率计波形仿真 18
时基产生与测频时序控制电路模块的仿真 18
待测信号脉冲计数电路模块的仿真 18
十进制加法计数器的仿真 18
19
锁存与译码显示控制电路模块的仿真 19
译码显示电路的仿真 19
锁存与译码显示控制模块的仿真 20
数字频率计系统的仿真 20
结论 22
参考文献 23
摘要
本文介绍了一种自顶向下分层设计多功能数字频率计的设计方法。该频率计采用VHDL硬件描述语言编程以MAX+PLUSⅡ为开发环境,极大地减少了硬件资源的占用。数字频率计模块划分的设计具有相对独立性,可以对模块单独进行设计、调试和修改,缩短了设计周期。该数字频率计的测量范围为lHz~1MHz,响应时间小于等于15秒;其测试结果由4只七段数码管稳定显示,测量误差小于等于1% 。仿真波形与分析结果表明,所设计的电路通过硬件仿真能够满足数字频率计的功能要求,具有理论与实践意义,实现了电子电路自动化的过程。数字频率计模块划分的设计具有相对独立性,可以对模块单独进行设计、调试和修改,缩短了设计周期。
关键词:VHDL 数字频率计 EDA MAX+PLUSⅡ
基于VHDL的数字频率计的设计
第一章概述
设计概述
所谓频率,就是周期信号在单位时间(1s)里变化的次数。
本数字频率计的设计思路是:
(1) 根据频率计的测频原理,可以选择合适的时基信号对输入被测信号脉冲进行计数,实现测频的目的。
(2) 根据数字频率计的基本原理,本文设计方案的基本思想是分为三个模块来实现其功能,即时基产生与测频时序控制电路模块、待测信号脉冲计数电路模块和锁存与译码显示控制电路模块,并且分别用VHDL对其进行编程,实现计数电路、锁存电路、显示电路等。
设计内容
分析数字频率计的功能,完成功能模块的划分,分别用VHDL语言完成底层模块的设计和以原理图的方法完成顶层模块的设计,分别对各个模块以及顶层模块进行仿真分析,最后在硬件开发平台上进行测试。
设计原理
我们都知道,频率信号易于传输,抗干扰性强,可以获得较好的测量精度。因此,频率检测是电子测量领域最基本的测量之一。频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟,对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数,即闸门时间为1s。闸门时间可以根据需要取值,大于或小于1S都可以。闸门时间越长,得到的频率值就越准确,但闸门时间越长,则每测一次频率的间隔就越长。闸门时间越短,测得的频率值刷新就越快,但测得的频率精度就受影响。一般取1s作为闸门时间。
数字频率计的关键组成部分包括测频控制信号发生器、计数器、锁存器、译码驱动电路和显示电路,其原理框图如图1. 1所示。
计数器
锁存器
译码驱动电路
数码管显示
测频控制信号发生器
原理框图
待测信号
设计功能
四位十进制数字频率计用四组七段译码显示的数字频率计,其频率测量范围为1Hz~10kHz。采用记忆显示的方法,即在测量过程中不刷新数据,等数据过程结束后才显示测量结果,给出待测信号的频率值,并保存到下一次测量结束,显示时间不少于1秒。
第二章技术与开发工具
VHDL简介
简介
VHDL主要用于描述数字系统的结构,行为,功能和接口。VHDL的程序结构特点是将一项工程设计,或称设计实体(可以是一个元件,一个电路模块或一个系统)分成外部(或