文档介绍：触发电路的作用片上ESD/EFT的保护本质上有两个方面要求:用低阻抗的泄放通道安全的泄放瞬态大电流以阻止体硅的热损坏和将巨大的脉冲电压钳位在一个安全的范围内以避免内部工作电路由于电压过载而受损。ESD/EFT防护电路设计目的就是要避免工作电路成为ESD/EFT的放电通路而损坏,确保有合适的低阻旁路将ESD/EFT电流引入电源线或地线。这个低阻旁路不但要能吸收ESD/EFT电流,还要能钳位工作电路的电压,防止内部的工作电路由于电压过载而受损。一个理想的保护电路应该具有下列特征:1、非常低的导通阻抗;2、Trigger电压应该大于最坏情况下的电源电压值(VDD+10%)3、Trigger电路具有几乎瞬时的打开时间;4、非常高的能量处理能力;5、保护电路只有在EFT/ESD事件发生时才打开,正常工作时不工作;6、寄生效应很小;7、在I/O单元中占的面积小;8、在EFT/ESD事件中,能将PAD电压限定在被保护电路的安全电压值内。片上ESD/EFT保护网络主要包括I/O保护和电源保护两部分。图1为典型的EFT/ESD保护电路结构。前级I/O保护通过将PAD电压限制在一个定值,避免大部分干扰电流流入I/O及内部电路,致使I/O或内部电路失效;电源保护网络主要是迅速检测到VDD上的高压或高频干扰信号,使ESD/EFT产生的高压对电路破坏前就提供一条由VDD到VSS的低阻通路,将大电流快速的泄放到地。图1典型EFT/ESD保护电路结构触发电路我们通常把RC频率辨别电路和反相器驱动电路一起称为触发(Trigger)电路。Trigger电路是该部分保护电路设计的核心,Trigger电路应该在瞬态脉冲事件发生时导通NMOSClamp,并持续到EFT事件完毕后才关断。NMOSClamp就是普通的NMOS器件,放置在VDD总线和VSS总线之间,利用MOS器件在导通时的线性低阻抗特性从而实现对电源电压的钳位。RC电路包括一个电容和一个电阻,串接在VDD和VSS之间。电阻可以是NMOS或PMOS晶体管。当VDD总线上出现脉冲干扰,R1C1频率辨别电路检测到符合EFT脉冲判定条件的信号时,将会使第一个反相器的输入端拉低,经三级反相后使NMOSClamp管的栅极电压拉高而导通,在VDD总线和VSS总线之间提供一条低阻抗通路,达到对电源电压钳位的目的。图2为RC触发MOSFET电源电路结构。图2RC触发MOSFET电源电路结构EFT触发电路的设计原理如图3所示EFT触发电路是整个EFT保护网络设计的核心部分,不仅要能快速准确的检测到快速上升的EFT事件,控制NMOSclamp管的开断,还要区分正常的上电事件和EFT事件,防止正常上电过程中发生的误启动。图3EFT触发电路的设计原理EFT防护措施1、电源线的措施 解决电源线干扰问题的主要方法是在电源线入口处安装电源线滤波器,以阻止干扰进入设备。这时,只要在电源线的入口处安装一只含有共模滤波电容的电源线滤波器,线——地之间的共模电容是抑制这种瞬态干扰的有效器件,它使干扰旁路到机壳而远离内部电路。当这个电容的容量受到泄漏电流的限制而不能太大时,共模扼流圈必须提供更大的保护作用。这通常要求使用专门的带中心抽头的共模扼流圈,中心抽头通过一只电容连接到机壳。如果设备的机箱是非金属的,则地线面不能起到较好的旁路左右,在这种情况下,主要靠提高电感高频