1 / 13
文档名称:

组原课设CMI码解码器设计与实现.doc

格式:doc   页数:13
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

组原课设CMI码解码器设计与实现.doc

上传人:799474576 2013/9/25 文件大小:0 KB

下载得到文件列表

组原课设CMI码解码器设计与实现.doc

文档介绍

文档介绍:课程设计报告
课程设计名称:计算机组成原理课程设计
课程设计题目:CMI码解码器设计与实现
院(系):计算机学院
专业:网络工程
班级:84010201
学号:
姓名:
指导教师:
完成日期:2011年01月14日
目录
第1章总体设计方案 2
设计原理 2
设计思路 2
设计环境 3
第2章详细设计方案 4
顶层方案的设计与实现 4
4
4
功能模块的设计与实现 5
5
译码运算模块的设计与实现 6
仿真调试 6
第3章编程下载与硬件测试 8
编程下载 8
硬件测试及结果分析 8
参考文献 10
附录(电路原理图) 11
第1章总体设计方案
设计原理
CMI码是一种1B2B码(一位信息码,二位码元),即将过来的一位码子用两位码子来表示。当过来“0”码时,编码输出固定的“01”码;当过来的是“1”码时,编码输出“00”或者“11”码,并且交替出现。
译码电路中要有码分离电路,将过来的CMI码流两两分为高位码和低位码,然后进行异或判决,从而得到译码输出。译码电路的原理框图如图1所示。
码分离电路
高位码译码
低位码译码
异或判决
时钟控制
CMI码流
输出
CMI码译码电路原理框图
设计思路
CMI码译码器的设计主要包含如下2个部分:
①码位分离电路;
②译码运算电路;
在2个部分中分别设计实现相应功能的器件,包括码位分离器、译码运算器等。在连接具体电路时配合相应脉冲和门电路以达到预期效果。CMI码译码器的底层、顶层的设计都采用原理图设计输入方式,经编译、调试后形成*.bit文件并下载到XCV200可编程逻辑芯片中,经硬件测试验证设计的正确性。
设计环境
·硬件环境:伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机;
XCV200实验板:在COP2000 实验仪中的FPGA 实验板主要用于设计性实验和课程设计实验,它的核心器件是20 万门XCV200 的FPGA 芯片。用FPGA 实验板可设计8 位16 位和32 位模型机。U3 IDT71V016SA 是64Kx16 位存储器能保存大容量的程序。C0-C5 D0-D5 是12 个7 段数码管用于显示模型机内部的寄存器总线数值。A0-A7、B0-B7 是16 个LED 发光二极管用于显示模型机内部的状态例如进位标志零标志中断申请标志等等。K0(0-7)-K4(0-7)是四十个开关用于输入外部信号。
·EDA环境:Xilinx foundation
Xilinx foundation :是Xilinx公司的可编程器件开发工具,该平台功能强大,主要用于百万逻辑门设计。该系统由设计入口工具、设计实现工具、设计验证工具三大部分组成。设计入口工具包括原理图编辑器、有限状态机编辑器、硬件描述语言(HDL)编辑器、LogiBLOX模块生成器、Xilinx内核生成器等软件。气功能是:接收各种图形或文字的设计输入,并最终生成网络表文件。设计实现工具包括流程引擎、限制编辑器、基片规划器、FPGA编辑器、FPGA写入器等软件。设计实现工具用于将网络表转化为配置比特流,并下载到器件。时设计验证工具包括功能和时序仿真器、静态时序分析器等,可用来对设计中的逻辑关系及输出结果进行检验,并详尽分析各个时序限制的满足情况。
第2章详细设计方案
顶层方案的设计与实现
CMI码顶层方案图采用原理图设计输入方式,电路实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后,把输入/输出信号安排到XCV200指定的引脚上去,实现芯片的引脚锁定。

顶层图形文件主要由一个和3-8译码器、异或门、模2除法器封装在一个芯片中的-U21组成的一个完整的设计实体。可利用Xilinx foundation ,
CMI译码器整体设计框图

(1)器件的选择
由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板,故采用的目标芯片为Xlinx XCV200软件所包含的逻辑芯片。
(2)引脚锁定
把顶层图形文件中的输入/输出信号安排到Xlinx XCV200芯片指定的引脚上去,实现芯片的引脚锁定,各信号及Xlinx 。
图形文件中的输入/输出信号
XCV200芯