文档介绍：《数字逻辑》总复****测试题参考答案
一、填空题(每空2分)
1. ()10 =( )2 =( )8 =( )16
2. 已知[x]补=10110011 ,求
[x]原= 11001101 ,[x]反= 10110010 ,真值x= -1001101 。
5. 完成下列代码转换
(0010 1011 1110)2421
( 258 )10
( 0010 0101 1000 )8421
( 0101 1000 1011 )余3码
( 0011 0111 1100 )格雷BCD
3. 已知[x]补=10000000 ,则真值 x= -10000000 。
4. 已知真值x = –10010,求8位字长时,
[–x]原= 00010010 、[–x]反= 00010010 、[–x]补= 00010010 。
8. 已知
运用规则,求F’= ,
= 。
6. 已知,则它的或与式为。
7. 当采用奇校验时,若校验位是1,则信息码中应有偶数个1。
9. 已知
则
10. 已知 F=∑m3(0,1,4,5),则
○
·
○
·
二. 简答题(每题5分)
1. 已知F(a,b,c) =∏M (1,2,4,5),G(a,b,c)=∑m(0,3,6,7)
则 F · G = ∑m3( 0,3,6,7 )
F + G = ∏M3( 1,2,4,5 )
F ⊕ G = 0 。
2. 根据组合电路输入a、b和组合电路输出 f 的波形,列真值表并写出 f (a,b)的逻辑
表达式。
a
b
f
3. 画出“0110”(不可重)序列检测器的Mealy型原始状态图。
a b f
0 0 1
0 1 0
1 0 0
1 1 1
A
B
C
D
0 / 0
1/ 0
1 / 0
0 / 1
输入/ 输出
1 / 0
0 / 0
1 / 0
1/ 0
○
·
5. 根据给定的Moore型状态表画出状态图。
X
S(t)
0
1
Z
A
C
B
0
B
C
D
0
C
D
B
0
D
B
A
1
S(t+1)
6. 将下列Mealy型序列检测器的原始状态图补充完整。
A
B
C
D
0 / 0
1/ 0
0 / 0
0 / 1
输入/ 输出
检测序列为 0100 。
A/0
D/1
C/0
B/0
0
1
1
1
1
0
0
0
1 / 0
0/ 0
1/ 0
1/ 0
7. 填写下列逻辑函数的卡诺图并求最简与或式和最简或与式。
AB
CD
00
01
11
10
00
1
d
0
d
01
0
1
d
0
11
0
1
1
0
10
1
d
0
1
8. 利用卡诺图判断下列逻辑函数对应的电路是否存在逻辑险象。
AB
CD
00
01
11
10
00
1
1
01
1
1
11
1
10
1
1
1
是否存在逻辑险象: 是。
若存在逻辑险象,应添加的冗余项为。
9. 画出下列同步时序电路Q1Q0初态为00时的波形图并说明电路功能。
Q
J CP K
Q
J CP K
Q0
Q1
1
CLK
Q1
Q0
电路实现的逻辑功能为四位二进制加1计数器。
10. 填写下列同步时序电路的状态转换表。
D Q
>CP
D Q
>CP
D Q
>CP
D Q
>CP
1
Q3 Q2 Q1 Q0
CLK
Q3~Q0(t)
Q3~Q0(t+1)
0 0 0 0
1 0 0 0
1 0 0 0
1 1 0 0
0 0 0 1
0 0 1 1
0 1 1 1
1 1 1 1
1 1 1 0
0 0 0 0
1 1 0 0
0 0 0 1
0 0 1 1
0 1 1 1
1 1 1 1
1 1 1 0
11. 用隐含表法化简给定的同步时序电路原始状态表,生成最小状态表。
A
B
C
D
E
0 1
S(t)
S(t+1) / z(t)
x
原始状态表
A / 0
B / 0
A / 0
C / 0
D / 1
C / 0
D / 1
E / 1
D / 1
E / 1
12. 已知某组合电路的输出表达式为,用Verilog
HDL的数据流描述方式建模。
module M1(a,b,c,F);
input a,b,c;
output F;
assign F=~(a&b)|(b^c);
endmodule
13. 已知逻辑函数F、G的卡诺图,填写