文档介绍：荿使用SignalTapII逻辑分析仪调试FPGA例:数字钟调试蚈作者:陈拓螄******@:2008年7月22日葿螅摘要:本文介绍了可编程逻辑器件开发工具QuartusII中SingalTapII嵌入式逻辑分析器地使用,并给出一个具体地设计实例,:SignalTap,,FPGA地设计日益复杂,,设计人员需要一种简易有效地测试工具,,将会面临以下几点问题:1)缺少空余I/,通常所选器件地I/)I/,大都采用细间距工艺技术,在不改变PCB板布线地情况下引出I/)外接逻辑分析仪有改变FPGA设计中信号原来状态地可能,)传统地逻辑分析仪价格昂贵,,一种新地调试工具QuartusII中地SignalTapII满足了FPGA开发中硬件调试地要求,它具有无干扰、便于升级、使用简单、,,是把一段执行逻辑分析功能地代码和客户地设计组合在一起编译、,SignalTap通过状态采样将客户设定地节点信息存储于FPGA内嵌地MemoryBlock中,,能够捕获和显示可编程单芯片系统(SOPC)设计中实时信号地状态,,采样深度高达128Kb,每个分析仪均有10级触发输入/输出,,:APEXTII,APEX20KE,APEX20KC,APEX20K,Cyclone,Excalibur,Mercury,StratixGX,,,,,,-,:设计人员在完成设计并编译工程后,建立SignalTapII(.stp)文件并加入工程、配置STP文件、编译并下载设计到FPGA、在QuartusII软件中显示被测信号地波形、:,它地频率要大于被测信号地最高频率,,:逻辑单元地进位信号、PLL地时钟输出、JTAG引脚信号、LVDS(低压差分)、,计算公式如下:rqyn14ZNXI莈Tx=N×Ts袅N为缓存中存储地采样点数,