文档介绍：深亚微米IC设计信号的完整性(一)
论文关键词信号完整性电迁移天线效应电压降落串扰
论文摘要:随着深亚微米工艺的fazhan发展,影响信号完整性的因素如电迁移,天线效应,电压降落,串扰等逐渐显现出来,由于这些因素影响了芯片的信号完整性,导致电路性能的大幅下降,甚至使电路失效。因此对这些影响信号完整性因素的分析和解决是非常必要的。
由于芯片功耗的不断增加,互连线上的电流密度也越来越大,有可能造成了细线上的电迁移现象。在芯片制造过程中晶体管的栅极聚集的电荷可能会使栅击穿即产生天线效应。互连线间的耦合电容的存在会导致一条线上的信号跳变时引起另一条线的信号稳定性,即发生串扰现象。
在本文中,我们不仅分析和work总结了电迁移,天线效应,电压降落,串扰这几个影响信号完整性的因素,还着重对电压降落问题进行了重点分析。随着功耗的增加和电源电压的降低,电压降落变得越来越严重。我们把寄生电阻对电压的影响进行了仿真,器件模型采用TSMC的器件模型库,最后用CADENCE的SPECTRES电路模拟程序对电路进行瞬态分析。同时为了与不考虑寄生电阻的情况作对比我们也对理想的情况做了模拟,然后把二者的结果进行对比,分析电压降落对电路性能的影响。
第1章绪论

自从1958年集成电路诞生以来,已经历了小规模集成(SSI)、中规模集成(MSI)、大规模集成(LSI)的发展阶段,目前已进入超大规模集成(VLSI)和特大规模集成(ULSI)阶段,是一个“SystemonChip”的时代。以最普遍的个人pc计算机微处理(如“X86”)为例,第一代16位的8086芯片中,,到了32位以上586计算机微处理器(如“奔腾”),芯片内的晶体管元件数目已经高达500万以上。
根据一般划分,当半导体工艺的最小特征尺寸小于1微米时,称之为亚微米设计技术,,称之为深亚微米设计技术(DSM:DeepSubMicrometer),,可称之为超深亚微米设计技术(VDSM:VeryDeepSubMicrometer)。
、,利用该技术可制作256Mb的DRAM和600MHZ的微处理器芯片,每片上集成的晶体管数在108~109量级。,即集成电路已进入超深亚微米工艺时代[1]。

IBMMicroelectronics公司的工程师JohnCohn表示,衬底耦合、电容耦合和互感都不是大问题,而对信号完整性影响最大的是通过电源线耦合的噪声,这种噪声在130纳米设计中日趋成为一个问题,而且很难分析和处理。Cohn声称:“通过电网的串联RL耦合非常麻烦,,。,work网络受到这方面影响的情况并不少见。”信号完整性问题应该在下述环节中着重强调,包括电路设计,布局布线和模拟。
在电路设计中,设计者有更多的机会能够控制信号完整性,对于高扇出的模块比如说时钟驱动器设计者可以选择用差分信号。
布局布线的准确性将会更加困难,在IC设计中对于布局布线工具必须包含全部的寄生参数提取,以实现对时钟偏移率和延迟的精确预测,最终的布线器将会和信号完整性工具集成到一起,如果信号完整性低于理想的阈值,将会重新布线。piler的替代产品——piler。piler将逻辑综合与信号完整性分析和布局相结合,以此解决信号完整性问题。piler与ChipArchitect、piler等相结合,可提供一种支持深亚微米产品设计、综合和布局布线的方法。MagmaDesign公司认识到,时序收敛是一种能够避免因长导线和位置邻近的导线间的信号方向和信号转换速率而引起的信号完整性问题。该公司采取的办法是,在设计师确定的约束条件下,先固定信号通路的时间设置,再改变布局来适应它。因此,即使拓扑结构变了,信号通路的特性仍保持不变。Cadence公司将它在几年前购买的综合技术与分析工具相结合而产生了PKS(物理智能综合)工具,其流程与Synopsys的产品相似。
电路的模拟也很重要。Spice是在晶体管一级对电特性进行建模的最常用的工具但是在深亚微米设计师有许多局限性。Celestry公司已经研制出一种基于晶体管的仿真器UltraSim,它可以在合理的时间内按计算能力提供达到Spice精度的结果,以解决深亚微米的问题。为了有效地对信号完整性问题进行验证,首先应该准确地建立影响完整性问题的模型然后用工具进行寄生