文档介绍：1. PN结隔离的双极集成电路工艺需要几次光刻,每次光刻目的是什么? 需要六次光刻,第一次—N+隐埋层扩散孔光刻;第二次—P+隔离扩散孔光刻;第三次—P型基区扩散孔光刻;第四次—N+发射区扩散孔光刻;第五次—引线接触孔光刻;第六次—金属化内连线光刻。 2. 简述硅珊P阱CMOS工艺流程,每次光刻的目的是什么? 十次光刻:⑴光I—阱区光刻,刻出阱区注入孔;⑵阱区注入及推进,形成阱区;⑶去除SiO2,长薄氧,长Si3N4;⑷光II—有源区光刻,刻出P管、N管得源、漏和栅区;⑸光III—N管场区光刻,刻出N管场区注入孔;⑹长场氧;⑺光IV—P管区光刻,调节PMOS管开启电压,然后长对晶硅;⑻光V—多晶硅光刻,形成多晶硅栅及多晶硅电阻;⑼光VI—P+区光刻,刻去P管区上的胶;⑽光VII—N+区光刻,刻去N+区上的胶;⑾长PSG;⑿光VIII—引线孔光刻;⒀光IX—铝引线光刻;⒁光X—压焊块光刻。 3. 实际集成电路中的双极晶体管为四层三结结构 4. 集成NPN晶体管中的寄生电容有哪几种? 寄生可分以下三类:①与PN结有关的耗尽层势垒电容;②与可动载流子在中性区的存储电荷有关的扩散电容;③电极引线的延伸电极电容 5. 在集成电路中常用的PNP管主要有两大类:横向PNP管和衬底PNP管 6. 存在纵向PNP管的影响,这个影响是怎么形成的? 为了减小寄生PNP管的影响,提高横向空穴注入的比例,可以从版图和工艺上采取如下措施:⑴在图形设计上减少发射区面积和周长之比;⑵另外,为了使集电极尽可能多的收集到从发射区侧向注入的空穴,在设计横向PNP管时,应该将集电区包围发射区;⑶在工艺上可采用增大结深及采用埋层工艺等办法 7. 横向PNP管ft小的原因? ⑴横向PNP管的有效平均基区宽度WBL大;⑵埋层的抑制作用,使折回集电极的少子路程增加;⑶空穴的扩散系数只有电子扩散系数的1/3 8. 对SBD和SCT的设计中最主要的是:对SDB的VMS以及SBD的面积和击穿电压的设计。 9. 自锁产生的条件及防止自锁的办法? 产生条件:①外界因素使两个寄生三极管的EB结处于正向偏置;②两个寄生三极管的电流放大倍数β NPN β PNP >1;③电源所提供的最大电流大于寄生可控硅导通所需要的维持电流IH;;;;消除办法:版图设计;工艺考虑;其他措施(注意电源退耦,此外还要注意对电火花钳位;防止寄生三极管的EB结正偏;电源限流) 10. 伴随一个横向PNP器件产生两个寄生的PNP晶体管,试问当横向PNP器件在四种可能的偏置情况下,哪一种偏置会使得寄生晶体管的影响最大? 11. S电路产生Latch-up效应(自锁)的原因,通常使用哪些方法来防止或抑制Latch-up效应基区扩散电阻最小条宽的设计受到三个限制,: ①由设计规则决定的最小扩散条宽Wmin;②由工艺水平和电阻精度决定的最小电阻条宽WR,min;③由流经电阻的最大电流所决定的WR,min 12. 集成电路的内连线有:铝连线、扩散区连线、多晶硅连线、铜连线、交叉连线 13. LSTTL电路的版图设计步骤:划分隔离区、基本设计条件的确定、各单元的图形设计、布局、布线 14. TTL集成电路有哪些系列,他们各有什么特点及优缺点? STTL和LSTTL,,,LSTTL实现了高速度和低功耗的良好结合:采用高阻值电阻使功耗PD下降为标准TTL