1 / 54
文档名称:

MSP430G2553学习笔记(数据手册).doc

格式:doc   大小:2,955KB   页数:54页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

MSP430G2553学习笔记(数据手册).doc

上传人:neryka98 2019/5/30 文件大小:2.89 MB

下载得到文件列表

MSP430G2553学习笔记(数据手册).doc

文档介绍

文档介绍:MSP430G2553学****笔记(数据手册)MSP430G2553性能参数(DIP-20)工作电压范围:~。5种低功耗模式。16位的RISC结构,。超低功耗:运行模式-230µA;待机模式-µA;关闭模式-µA;可以在不到1µs的时间里超快速地从待机模式唤醒。基本时钟模块配置:具有四种校准频率并高达16MHz的内部频率;内部超低功耗LF振荡器;;外部数字时钟源。两个16位Timer_A,分别具有三个捕获/比较寄存器。用于模拟信号比较功能或者斜率模数(A/D)转换的片载比较器。带内部基准、采样与保持以及自动扫描功能的10位200-ksps模数(A/D)转换器。16KB闪存,512B的RAM。16个I/O口。注意:MSP430G2553无P3口!MSP430G2553的时钟基本时钟系统的寄存器DCOCTL-DCO控制寄存器DCOxDCO频率选择控制1MODxDCO频率校正选择,通常令MODx=0注意:在MSP430G2553上电复位后,默认RSEL=7,DCO=3,~。BCSCTL1-基本时钟控制寄存器1XT2OFF不用管,因为MSP430G2553内部没有XT2提供的HF时钟XTS不用管,默认复位后的0值即可DIVAx设置ACLK的分频数00 /101 /210 /411 /8RSELxDCO频率选择控制2BCSCTL2-基本时钟控制寄存器2SELMxMCLK的选择控制位00 DCOCLK01 DCOCLK10 LFXT1CLK或者VLOCLK11 LFXT1CLK或者VLOCLKDIVMx设置MCLK的分频数00 /101 /210 /411 /8SELSSMCLK的选择控制位0 DCOCLK1 LFXT1CLK或者VLOCLKDIVSx设置SMCLK的分频数00 /101 /210 /411 /8DCORDCO直流发生电阻选择,此位一般设00 内部电阻1 外部电阻BCSCTL3-基本时钟控制寄存器3XT2Sx不用管LFXT1Sx00 保留10 VLOCLK11 外部数字时钟源XCAPxLFXT1晶振谐振电容选择00 1pF01 6pF10 10pF11 /*************************************************************lockModule************************************************************/#define__MSP430_HAS_BC2__/*DefinitiontoshowthatModuleisavailable*/SFR_8BIT(DCOCTL);/*DCOClockFrequencyControl*/SFR_8BIT(BCSCTL1);/*lockSystemControl1*/SFR_8BIT(BCSCTL2);/*lockSystemControl2*/SFR_8BIT(BCSCTL3);/*lockSystemControl3*/#defineMOD0(0x01)/*ModulationBit0*/#defineMOD1(0x02)/*ModulationBit1*/#defineMOD2(0x04)/*ModulationBit2*/#defineMOD3(0x08)/*ModulationBit3*/#defineMOD4(0x10)/*ModulationBit4*/#defineDCO0(0x20)/*DCOSelectBit0*/#defineDCO1(0x40)/*DCOSelectBit1*/#defineDCO2(0x80)/*DCOSelectBit2*/#defineRSEL0(0x01)/*RangeSelectBit0*/#defineRSEL1(0x02)/*RangeSelectBit1*/#defineRSEL2(0x04)/*RangeSelectBit2*/#defineRSEL3(0x08)/*RangeSelectBit3*/#defineDIVA0(0x10)/*ACLKDivider0*/#defineDIVA1(0x20)/*ACLKDivider1*/#defineXTS(0x40)/*LFXTCLK0:LowFreq./1:HighFreq.*/#defineXT2OFF(0x80)/*EnableXT2CLK*/#defineDIVA_0(0x00)/*ACLKDivider0:/1*/#defineDIVA_1(0x10