文档介绍：MSP430 G2553 学****笔记(数据手册) MSP430 G2553 性能参数(DIP-20) 工作电压范围: ~ 。 5 种低功耗模式。 16 位的 RISC 结构, 指令周期。超低功耗: 运行模式-230 μA; 待机模式- μA; 关闭模式- μA; 可以在不到 1μs 的时间里超快速地从待机模式唤醒。基本时钟模块配置: 具有四种校准频率并高达 16MHz 的内部频率; 内部超低功耗 LF 振荡器; 晶体; 外部数字时钟源。两个 16位 Timer_A ,分别具有三个捕获/ 比较寄存器。用于模拟信号比较功能或者斜率模数(A/D) 转换的片载比较器。带内部基准、采样与保持以及自动扫描功能的 10位 200-ksps 模数(A/D) 转换器。 16KB 闪存, 512B 的 RAM 。 16个 I/O 口。注意: MSP430G2553 无 P3 口! MSP430 G2553 的时钟基本时钟系统的寄存器 DCOCTL-DCO 控制寄存器 DCOx DCO 频率选择控制 1 MODx DCO 频率校正选择,通常令 MODx=0 注意:在 MSP430G2553 上电复位后,默认 RSEL=7 , DCO=3 ,通过数据手册查得 DCO 频率大概在 ~ 之间。 BCSCTL1- 基本时钟控制寄存器 1 XT2OFF 不用管,因为 MSP430G2553 内部没有 XT2 提供的 HF 时钟 XTS 不用管,默认复位后的 0 值即可 DIVAx 设置 ACLK 的分频数 00 /1 01 /2 10 /4 11 /8 RSELx DCO 频率选择控制 2 BCSCTL 2- 基本时钟控制寄存器 2 SELMx MCLK 的选择控制位 00 DCOCLK 01 DCOCLK 10 LFXT1CLK 或者 VLOCLK 11 LFXT1CLK 或者 VLOCLK DIVMx 设置 MCLK 的分频数 00 /1 01 /2 10 /4 11 /8 SELS SMCLK 的选择控制位 0 DCOCLK 1 LFXT1CLK 或者 VLOCLK DIVSx 设置 SMCLK 的分频数 00 /1 01 /2 10 /4 11 /8 DCOR DCO 直流发生电阻选择,此位一般设 0 0 内部电阻 1 外部电阻 BCSCTL 3- 基本时钟控制寄存器 3 XT2Sx 不用管 LFXT1Sx 00 LFXT1 选为晶振 01 保留 10 VLOCLK 11 外部数字时钟源 XCAPx LFXT1 晶振谐振电容选择 00 1pF 01 6pF 10 10pF 11 中基本时钟系统的内容/************************************************************ * Basic Clock Module ************************************************************/ #define __MSP430_HAS_BC2__ /* Definition to show that Module is available */ SFR_8BIT(DCOCTL); /* DCO Clock Frequency Control */ SFR_8BIT(BCSCTL1); /* Basic Clock System Control 1 */ SFR_8BIT(BCSCTL2); /* Basic Clock System Control 2 */ SFR_8BIT(BCSCTL3); /* Basic Clock System Control 3 */ #define MOD0 (0x01) /* Modulation Bit 0 */ #define MOD1 (0x02) /* Modulation Bit 1 */ #define MOD2 (0x04) /* Modulation Bit 2 */ #define MOD3 (0x08) /* Modulation Bit 3 */ #define MOD4 (0x10) /* Modulation Bit 4 */ #define DCO0 (0x20) /* DCO Select Bit 0 */ #define DCO1 (0x40) /* DCO Select Bit 1 */ #define DCO2 (0x80) /* DCO Select Bit 2 */ #define RSEL0 (0x01) /* Range Select Bit 0