文档介绍：一、实验目的掌握组合逻辑电路的分析方法与测试方法。了解组合电路的冒险现象及其消除方法。二、实验设备与器材数字电路实验箱双踪示波器万用表CD4011×2CD4030CD4071各一个三、实验内容组合逻辑电路的分析是根据所给的逻辑电路,按逻辑门的连接方式,逐一写出相应的逻辑表达式,列出真值表,并画出卡诺图,判断能否简化。1、分析测试半加器的逻辑表达式(1)写出测试半加器的逻辑表达式图1与非门组合成的半加器电路(2)根据表达式列出真值表,并画出卡诺图判断能否简化表1ABZZZSC00011011(3)根据图1,在实验箱选定两个14P插座,插好两片CD4011并接好联机,A、B两输入接至逻辑开关的输出插口。S、C分别接至逻辑电平显示输入插口。按下表2的要求进行逻辑状态的测试并将结果填入表中,同时与上面真值表进行比较,两者是否一致。表2ABSC000110112、分析、测试用异或门和非门组成的半加器逻辑电路异或门CD4030和与非门CD4011组成的半加器逻辑电路如图2所示,根据半加器的逻辑表达式可知,半加器的和S是A、B的异或,而进位C是A、B的相与,故半加器可用一个集成异或门和二个与非门组成。测试方法同上述3项,将测试结果填入自拟表格中,并验证逻辑功能。图2异或门组成的半加器逻辑电路3、观察冒险现象按图3接线,当B=1,C=1时,A输入矩形波(f=20KHZ以上),用示波器观察Z输出波形。然后,用添加校正项的方法消除险象。图3逻辑电路图四、实验报告五、按要求准备好组合逻辑电路的设计与测试按组合逻辑电路设计的步骤要求,选择实验内容中的其中一个进行设计(1)根据设计任务的要求,画出真值表;(2)用卡诺图或代数化简法求出最简的逻辑表达式;(3)根据逻辑表达式,画出逻辑图,用标准器件构成电路;(4)用实验来验证设计的正确性。