文档介绍：提纲
1、闩锁效应
闩锁效应是指CMOS器件所固有的寄生双极晶体管被触发导通,在电源和地之间存在一个低阻通路,大电流,导致电路无法正常工作,甚至烧毁电路
2、闩锁效应机理

图1 CMOS结构图
如图1所示,CMOS发生闩锁效应时,其中的NMOS的有源区、P衬底、N阱、PMOS的有源区构成一个n-p-n-p的结构,即寄生晶体管,本质是寄生的两个双极晶体管的连接。P衬是NPN的基极,也是PNP的集电极,也就是NPN的基极和PNP的集电极是连着的;N阱既是PNP的基极,也是NPN的集电极。再因为P衬底和N阱带有一定的电阻,分别用R1和R2来表示。
当N阱或者衬底上的电流足够大,,就会是Q1或者Q2开启。例如Q1开启,它会提供足够大的电流给R2,,这样R2也会开启,同时,又反馈电流提供给Q1,形成恶性循环,最后导致大部分的电流从VDD直接通过寄生晶体管到GND,而不是通过MOSFET的沟道,这样栅压就不能控制电流 Kyechong Kim a, Agis A. Iliadis ,Latch-up effects in CMOS inverters due to high power pulsed ic interference
。
集总元件上
图1中的寄生晶体管连接关系可以用集总元件来表示,如图2所示,其结构实际上是一个双端PNPN结结构,如果再加上控制栅极,就组成门极触发的闸流管。该结构具有如图3所示的负阻特性,该现象就称为闩锁效应(闩锁本是闸流管的专有名词)。即双端PNPN结在正向偏置条件下,器件开始处于正向阻断状态,当电压达到转折电压时,,可以由电压触发
(=0),也可以由门极电流触发(≠O)。门极触发大大降低了正向转折电压。
图2 PNPN双端器件
从上图可以推导出如下的关系
其中, 分别是PNP和NPN共基极增益,是集电极饱和电流。对上式进行调整,得到如下关系:
其中
在低阻抗时,可以忽略,另,在一般情况下,,可以发现
或者
其中
代表在阻止闩锁上起的作用,=1表示所有的发射极电流都绕过电阻,也就是没有闩锁效应发生。在有载流子产生的情况下,在(2)式右边添加上 ,A Better Understand of CMOS Latch-Up
。
两个寄生晶体管工作时,形成正反馈电路,加深可控硅导通,造成的结果在器件级的描述一样,一股大的电流将由电源流向接地端,导致一般正常电路工作中断,甚至会由于高电流散热的问题而烧毁芯片
3、闩锁效应与器件参数的关系

根据先前论文 Carles Cane,Manuel Lozano,Enric Cabruja,Latch-Up Characterization Using Novel Test Structures and Instruments
得知,器件尺寸越小,越容易发生闩锁效应,因为尺寸越小,基区宽度越小,电流放大系数越高,根据一般的闩锁效应发生的条件,越容易满足这个条件。在浓度上,由前面的论述可知,R越小,越不容易发生闩锁效应,所以重掺杂可有效的减小闩锁效应的发生。