文档介绍：
望堕型鲎垫查盔兰堑室尘堕兰垡鎏苎摘要在现代微处理器中,翘岣咝阅鼙夭豢缮俚闹匾9δ懿考浯笮『退俣纫殉了衡量微处理器性能的一项重要指标。随着处理嚣速度的不皈提高,对芯龆ㄆ渌度的糠纸腥ǘㄖ粕杓蒲芯浚呒闹匾5睦砺酆拖质狄庖濉本文在对际跎钊胙芯康幕∩希岷蟲微处理器的系统设计要求,设计并实现了数据蠺模块的逻辑、电路和版图设计,它能有效的保证砥鞯氖诘ブ芷谀谕瓿擅卸列床僮鳌本文的杓朴腥筇氐恪J紫仁鞘褂萌龇至⒌腡体分别响应魉摺流水线和监听总线的请求,它们之间彼此独立,协同高效地实现了~个三端口墓δ芤求,减小了工程实现的难度,增加了系统的可靠性;其次是设计了一个高效可靠的动态判命中电路,提高了拿惺涑鏊俣龋鹤詈螅颐钦攵詘处理器的纷榘诹=峁股杓了一种全新的伪惴ǎ迪旨虻ィЭ煽浚右ビ行У谋5薱的离翕中率。此外,为了验证惴ê鸵恢滦孕椋颐窃谘橹て教ㄉ献隽讼喙氐南低匙汗δ模拟,逻辑模拟结果和设计初襄是吻合的。同时,还对一个完整的遄隽讼晗傅腟模拟,重点分析了判命中电路。模拟结果表明:在癿工艺下,以地址译码开始为参考点,到逯械数据读出耗时为眘,到逑駼宸⒊雒兄甘拘藕诺氖毖咏.”庖唤峁使得当处理器的设计主频为颉硎保琧数据的读写完全可以在半个时钟周期内完成,很好的满足了砥鞯男枰!关键词:琇,替换策略,一致性,验证第
妞如辨她輋,‰厩鷏删龇删鰉,鏻强觓妇甯緋。癶划肇簄.,篶撕謈缸王也西琧叩,耍瑆餷篠逗虹癹琷国防科学技术大学研究生院学位论文鏥鮨璐,議’,,,】己主,琣蘣.,琣琽畦瞖瑆瞖餰:琇,,琕
图目录伪婊徊呗浴处理器计算时间与访存时间的变化趋势⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯毒储器和宰裕μ峁龆员淹肌鞔嫦低辰峁故疽馔肌主存地统构成示意图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯直接映射块地址构成图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯组相联方式下块圭缰返墓钩墒疽馔肌三种映象规则⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯纷橄嗔2⑿斜晔侗冉稀多处理器系统中的捍婀叵怠状态转换图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..数据尤沾龊磐肌ぷ髁鞒掏肌三位记录位的惴呒肌腗刺;煌肌数据穆呒峁故疽馔肌三端口呒肌存储单元版图示意图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯,呒皇疽馔一呒皇疽馔二芴迓呒槌墒疽馔肌晔洞娲⑻宓缏方峁雇肌—肼肫鳌两级译码结构图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.动态译码电路⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.路中同一位数据的存取电路图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯荽娲⒛踉5缏酚媵餐肌存储单元写操作永意图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯存储单元读操作永意图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯逍慈肟刂坡呒差分电压灵敏放大器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯差敬读出逻辑⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯常用敏感使能信号生成电路⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图匪图图图图图图图图图图蓬图图露图图图闰图图匮图匿图匿图丽匿图图图国防科学技术火学研究生院学位论文几第页惫印堵,跬王小屯禾电豻重豻
图粗频ピ7植纪肌冉厦信卸下呒肌图冉厦信卸系缏吠肌冉掀鞯缏贰图命中判断示意图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯教宓氖涑鲋甘拘纬傻缏贰图氖淙氲钠媾夹Q榈缏返ピ!图旎蛎藕屯蛎拧图刺淮娲⑵鞑季滞肌位基本单元电路图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图葱薷奈换镜ピ5缏吠肌换镜ピ5缏吠肌位存储体之版图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图字线保持逻辑图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图字线布局图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图窒卟季滞二灏嫱肌图常规设计验证层次图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图だ鞒掏肌图译码电路时序图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图差放读出时序图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图存储阵列读出时序图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图命中指示输出电路时序图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.教宓氖涑鲋甘拘纬傻缏贰图译码电路系统模拟时序图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图盠算法的功能验证程序流程图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.惴D馐疽馔一惴D馐疽馔二惴D馐疽馔三惴D馐疽馔四一致性协议验证程序流程图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯