文档介绍：面向微处理器设计的动态二进制翻译技术研究国防科学技术大学研究生院工学博士学位论文萱塞矗盐簋拯盘堂墨篮查让簋扭丞缠箜擅魍送篮熬拯二五年四月博士生姓名学科专业研究方向指导教师分类号躋学号密级鉗生尘亚
摘要微处理器是计算机系统中的核心部件。借助微电子工艺和体系结构技术的进步,微处理器的性能获得了飞速提升。微处理器在各个领域的应用取得了巨大的发展和成功,产生了良好的经济效益和社会效益。随着应用软件的不断积累,二进制代码兼容已经成为微处理器能否具有生命力的关键问题。解决二进制代码兼容问题是处理器必须实现的目标之一,也是限制新体系结构技术在微处理器设计中应用的重要障碍。新兴的动态二进制翻译技术与微处理器设计柏结合,通过在硬件核心上运行翻译软件实现指令集体系结构,可以有效地解决二进制代码兼容问题,为微处理器设计提供了~条新的思路。这种处理器设计模式可以降低对微电子制造工艺和设计水平的要求,特别适合我国国情。本文在全面深入了解当前二进制翻译处理器与相关技术研究现状的基础上,展开埘面向微处理器设汁的动态二进制翻译技术的研究。在有适当硬件支持的二进制翻译处理器模型基础上,研究了动态适应程序执行行为以提高二进制翻译处理器性能的翻译单元构造算法与多级优化框架,以及动态二进制翻译中的线程缴并行性开发,实现了二进制翻译原型系统。主要的工作与创新点包括:嫔钊氲匮芯苛斯噬衔⒋砥饔攵品爰际醯难芯肯肿矗攵约父对二进制翻译处理器研究有重要影响的项目,总结分析它们的特点与不足。结合二进制翻译处理器的执行机制,对二进制翻译处理器的设计目标进行了分析。诜治龆品氪砥魃杓颇勘甑幕∩希岢觥鼍哂惺实庇布С值亩制翻译处理器模型。由底层的硬件处理核心与运行在其上的翻译软件层槌伞F渲校琓是’个超长指令字结构的精简处理器内核,为支持二进制翻译设置了适当的辅助硬件。刺逑到峁资源映射到上,∪〗ň龆ǔ绦蛑心男┐被翻译,对系统的性能有重要影响。在硬件连续提交地址检测缓冲的辅助下,持续监测应用程序翻译后代码的执行,并根据其特性构造合适长度的翻译单元匀繁7牒蟠胫葱械某晒β剩⒕】赡芴岣叻牒竽勘甏氲男率,同时只引入很低的O陀布С挚O国防科学技术大学研究生院学位论文的第页
岢隽硕嗉蹲允视Χ呕蚣躆T诵衅谟呕谑奔淇占渖鲜芟蓿凳┯化要求其收益要超过开销。框架在对动态优化的成本收益进行分析的基础上,将优化分成多个级别进行,并根据程序代码片段的特征,自适应地选择优化闽值和优化级别,更好地适应程序执行行为。岢隽瞬⑿卸品肽P蚑。开发线程级并行性是提高微处理器性能的重要手段,当前微电子工艺的发展也使得在甲片上集成多个处理器内核成为可行。ü玊的任务分配到两个处理内核上执行,将代码翻译、畔⑹占⒒捍嫖さ热挝翊佣品氪悠髦性唇峁怪噶钪葱的关键路径上分离出来,提高系统的性能弓实时性。A搜橹け疚墓ぷ鞯恼沸杂胄阅埽7⒘肆礁鲈头胂低场S没Ъ抖制翻译系统暾厥迪至舜佑没Ъ禝噶畹侥勘杲峁筕的翻译与模拟执行,验证了动态二进制翻译过程的止确性与本文提出算法的性能优势。整系统并行动态翻译系统在机仿真软件上实现并行动态翻译,并成功地肩动僮飨低常橹ち薚杓朴隩P偷恼综合来说,动态二进制翻译技术与微处理器设计相结合的二迸制翻译处理器,在有效解决二进制代码兼容问题的同时,不仅可以简化硬件,避免指令集与硬件专利权限制,而且可以通过动态优化技术改进性能,有很好的发展前景与应用价值。这种硬件内核加软件翻译的模式为我国发展具有自主知识产权的高性能通用微处理器提供了一条可行的技术道路。关键词:二进制代码兼容,微处理器体系结构,品耄氲ピ9造,动态优化,并行处理,模拟器国防科学技术大学研究生院学位论文确性。第
.,.·.瑃猯瓸痵.:甌..,.,.·—
...,.甌瑃琾—.,瑃一..甌第甌,甀.,,.
图目录牧魉呓峁埂处理器上的软件层次结构底层处理器指令编码格式底层处理器结构低车淖槌伞工作流程⋯⋯⋯⋯⋯..系统的工作原理⋯⋯⋯.的组成与控制流程⋯⋯模型⋯⋯⋯⋯⋯⋯⋯,⋯一结构的地址转换机制⋯..中的访存地址转换⋯一敕胧纠自适应翻译单元构造算法一个循环中的多条路径一氖О苤葱写怼连续提交地址检测⋯⋯一篊葱谐晒β省翻译执行指令比例⋯⋯一低车南喽孕阅堋动态二进制翻译系统作为动态优化系统动态优化中的额外优化机会⋯⋯⋯⋯,.甭腿纭背”弘∞虬观甜钉稻%如引国防科学技术大学研究生院学位论文低车淖槌伞闹噶罡袷健牡湫涂刂屏鞒獭ぷ髟怼可撤销写缓冲区⋯⋯⋯⋯⋯⋯.’闹魈逖贰胄省唬琽●弱第一瘢海簅●’
国防科学技术大学研究生院学位论文第页
表目录我国微电子技术现状⋯⋯⋯加法指令各种格式性能模拟