南理工电工电子实验论文.doc

文档介绍：电工电子综合实验II多功能数字时钟设计报告姓名:刘雪梅学号:1004240104专业:电子科学与技术目录实验设计内容及要求………………………………………………………………………………………………3二、实验芯片及各芯片逻辑功能说明………………………4三、设计原理简介…………………………………………………………………13总电路图……………………………24电路安装与调试步骤………………25实验中的问题及总结………………26参考教材……………………………28一、:掌握常见集成电路工作原理和使用方法。学会单元电路设计方法。:实现00分00秒~59分59秒数字计时器。:设计实现信号源单元电路(f1=1Hz,f2=2Hz,f3=500Hz,f4=1KHz)。设计实现00分00秒~59分59秒数字计时器(计数、译码、显示)。设计实现快速校分单元电路(K1,校分时秒不计数,带防抖动功能)。设计实现可在任意时刻复位单元电路(K2)。设计实现整点报时单元电路(59分53秒、59分55秒、59分57秒【三低~f3】,59分59秒【一高~f4】)。完成00分00秒~59分59秒数字计时器电路。二、(多谐振荡)①引脚布局图:图1NE555引脚布局图②内部结构图::(引脚4)Vi1(引脚6)Vi2(引脚2)VO(引脚3)0××01>Vcc>Vcc01<Vcc<Vcc11<Vcc>Vcc不变表2NE555逻辑功能表说明:NE555是在电子科技行业广为应用的一种集成电路,用途十分广泛。在本电路中,构成时钟发生器,是整个电路的核心。其引脚布局图如图1所示。其中引脚1为接地端,引脚2和引脚6为输入端,引脚3为输出端,引脚4为复位清零端,引脚5为调整端(通常空置或通过一个电容接地),引脚7位放电端,引脚8为电源。(2)CD4040 (分频):引脚布局图:图3CD4040引脚布局图内部结构图:图4CD4040内部结构图说明:CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时,其12个输出端的输出信号分别为该输入信号频率的2-1~2-12,在电路中利用其与NE555组合构成脉冲发生电路。其内部结构图如图4所示。引脚图如图3所示,其中VDD为电源输入端,VSS为接地端,CP端为输入端,CR为清零端,Q1~Q12为输出端,其输出信号频率分别为输入信号频率的2-1~2-12。(3)CD4518(8421BCD码十进制计数器):引脚布局图:图5CD4518引脚布局图内部结构图:图6CD4518内部结构图逻辑功能表:输入输出CRCPENQ3Q2Q1Q0清零1××0000计数0↑1BCD码加法计数保持0×0保持计数00↓BCD码加法计数保持01×保持表3CD4518逻辑功能表说明:CD4518时一种常用的8421BCD码加法计数器。每一片CD4518集成电路中集成了两个相互独立的计数器,每个计数器的内部结构图如图6所示。(4)CD4511(译码):引脚布局图:图7CD4511引脚布局图内部结构图::输入输出LEDCBAgfedcba字符测灯0××××××11111118灭零10×00000000000消隐锁存111××××显示LE=0→1时数据译码110000001111110110000100001101110001010110112110001110011113110010011001104110010111011015110011011111006110011100001117110100011111118110100111001119表4CD4511逻辑功能表说明:CD4511是一种8421BCD码向8段数码管各引脚码的转换器。当在其四个输入端输入8421BCD码时,其7个输出端可直接输出供7段数码管使用的信号。BI:4脚是消隐输入控制端,当BI=0时,不管其它输入端状态如何,七段数码管均处于熄灭(消隐)状态,不显示数字。LT:3脚是测试输入端,当BI=1,LT=0时,