文档介绍：国防科学技术大学
博士学位论文
堆于数据触发的多核异步微处理器关键技术研究
姓名石仰
申请学位级别,博
专业,计算机科学与技术
指导教师,王志英
201010
国能科学技术大学明元生陶一学余论文
摘要
隆获VLSI技术的迅猛发展与应用需求的不晤
依难进一步提高像处理噬的性能,采用以多核微处理器为代表的先选作系结巳
线逯浙成为提高僧处理噬性降的士兽逞径。但是,多核微处理器中功耗、时钟偷
移等问题将意来趣壳重。异步电路具有天然的估加林伐势日不存在时钟偷移问题
俞御多核异步微处理
多核异步微处理嘴设求研元河5
设求方法学、异步计彗内核体系结柄、异步互连网络结构、多核明步微处
耗性能评测等。针对多核异步微处理濑体系绪松面临的核心理论与设计实现问题
进行明究,可为术米多核异步健处理噬芬片的设计与实玮提供坚实的理论和技术
基础,具有重要的理论意义和应用价值
本文基于数据触发体系结构,对多核时步微处理霸体系结松展开丁深入的研
元。首先研究了异步电路设计方法,高效的异步电路设计方法是开属异步集成电
路设计的关键,其次,对异步数据触发计算内核与异步左连网络结杰分别进行研
元。最后,提出了一个多核春步微处理器原型并进行功耘评估。本文所取得的研
究成果主要有
1、提出丁种基于宏单元的明步电路设计自动化流程及功耘性能优化方法
针对基于宏单元的异步电跋设计流程存在自动化程度低的问题,提出了一种自动
化的弃步电路设计洛程。试流程真探对HDL代码处理生成数据通路,然后再迹行
E图此,在综吐时可以分初为每一练浇水段设定单独的综合优化目标
逢巾兆分优化水段的廷迟,能够御到性能曰优的异步电路。并世诛流程不
受制造工艺的影响,具有更广的应用范国。针对异步流水线中存在功耗及性能
余的问题,提出了一种异步电跋功耗、性能优化方法。其主要怡意是将操作数特
征及探作行入到乔步电路设计中,从面达到优化目的。通过对DLX流水
线进行异步实现,骋证了本文提出皓异步电路设计方法及优化方法
2、提出了一科基于数据触发的异步计算内核体系结些设求实现了一歌弃步
数据触发微处理霸芯片。话体系结构将数据魇发体系结杰和异步电路设计有机融
司,能够同时探宋指令级、数据级与徵探作级并行,并具有何功耘的特点。伯是
异步数据触发体系结松中的指令之间不存在显式的相关性,可能导致运算结果错
误。为了保证正确性,提出了一种数探源选拓策略。诗数据源选招策略显式指明
指令之间的先后关系并将运算结松缓决,然后代使用结果时从结果缓冲中选招
确的结果。通过对一歇异步健处理器苦片胡趋J的设计实现,验证了提出的异步
数据触发体系结构具有转高的性能万转佐的功耗;同时,也验证了数据源选招策
E
单纯依靠提高主频已经
国能科学技术大学明元生陶一学余论文
贾能够保证基于数探触发体系结枫的异步微处理咤正砥扬行
3、提出了一种基于层沥位线缔况的高性能何功耘片上异步路田濑结构。通过
对传统蹄申器的编诉结构分析,提出了一种具有辅高吊活性与银佑硬伟开销的基
扎层沥位线的片上缓沥结构。基于提出的层汀位线缓法,首先设计实现了敦同
步片上踹由嚣,从而验证层沥位线缓河的绪构缓沥资源不仅能够为多个
端口共京使用,提高了资源利用效单,市明能夜采用电源门控等技术降低定用缓
沥动耘,基于层次位线编神设计实现了一歌异步片上路由器。尿汀位线缓
视的结构与弃步路由咤的缓冲结构能够达到律好地统一,从面可以采用层次位线
绵冶与秸位寄存霸缄泰相结号的方式木实现异步路由器的缓况。采用这种缓诊结
构能夜获得更低的功耗及更简单的实现方式。
4提出了一秋异步电路功耘评信模型些谊计了一歌基于数据触发体系结构的
多核异步微处理嘴原垒。通过对异步数据触发内核与异步互连网统的绪构进行分
析,建立了一秋指仝级与体系结构级相结司的明步电路功耗椿垒。异步电路加松
此基础上,封异步电路动耘模型集成到基于数据魄发余系结松的多核原型椿拆霸
中,对多核明步微处理嗣的功松尿开明究、模拐结果表明,提出的功耗评信方法
途度轻快,非常选合设计初期的功耘评传及设计优仁,同时也骋诊异步电踹的
天然估功耗优势
本文通过对异步电路设计方法、异步计算肌核、异步五连网络及多核异步傅
处理勒原城的研究,对多核异步微处理善的设计实现迹行了有益的探索。本文的
宝夙、验证和评估结果表明,异步电路技术能够有效解况多核微处理咤面临的多
种问题。并且,本文提出的技术能够很好地应用于多核异步微处理器的设计与实
现。
关锦间,异步电路,多核微处理器,数据舷发体系结构片上网络,设计流
程;数据源选押策略,尿次位绅缓冻;功耗模型
雌日
国能科学技术大学明元生陶一学余论文
Abstract
WithepiddevelopmentofVLSLtsehnologyandt