文档介绍：PCI-Express硬件测试方法目录1 PCI-E物理层概述 52 PCI-E电气子块() 电气子块规则规则:时钟规则:AC耦合规则:互连规则:终端匹配规则:DC共模电压规则:ESD 规则:短路规则:接收检测规则:电气空闲态电气信号规则规则:信号定义规则:损耗规则:抖动Jitter和误码率BER 规则:去加重De-emphasis 规则:Beacon唤醒信号发送端眼图模板接收端眼图模板一致性测试负载 133 PHY电气测试项目通用测试项目发送端测试项目接收端测试项目母板测试项目插卡测试项目 174 TEK测试方案简介两个SMA通道连接一个带SMA输入差分探头P7350SMA测试两个单端有源探头P7260测试一个差分探头P73xx测试 195 PHY电气测试用例符合性_PCI-E时钟精度测试符合性_SSC扩频时钟测试符合性_PCI-E一致性测试符合性_PCI-E眼图测试符合性_PCI-E抖动测试符合性_PCI-E通道间偏斜测试符合性_PCI-E插卡功耗测试 266 参考文档 27图目录图1Express物理层通道结构 5图2物理层的逻辑和电气子部分 5图3物理层逻辑子部分“链接训练状态逻辑状态机” 6图4接收端检测原理 8图5接收端检测结果 9图6去加重采样波形 10图730kHzBeacon采样波形(周期33us) 11图8500MHzBeacon采样波形(周期2ns) 12图9近端(发送端)眼图模板 12图10远端(接收端)眼图模板 13图11一致性测试负载 13图12两个SMA通道连接 18图13一个带SMA输入差分探头P7350SMA测试 19图14两个单端有源探头P7260测试 19图15一个差分探头P73xx测试 20PCI-E物理层概述物理层的基本连接构成是两对低压差分信号:一对用于接收,另一对用于发送。数据以8bit/,时钟信号内嵌入数据流。物理层将物理层数据包从一个PCIExpress器件的数据链路层传到另一PCIExpress器件的数据链路层。Express物理层通道结构物理层由两个子部分组成,分为逻辑子块和电气子块,如下图所示:物理层的逻辑和电气子部分逻辑子块和电气子块通过一个控制和状态寄存器,或者类似功能的单元进行接口,实现每个发送端状态的协调。逻辑子块直接控制和管理物理层的功能。逻辑子块包含发送和接收2个部分,主要功能包括:重启、链路初始化、配置(速率、链路带宽、通道映射、Lane之间的de-skew等)、数据编码/解码(8B/10B)、数据扰码等。物理层逻辑子部分“链接训练状态逻辑状态机”电气子块包括一个发送端和一个接收端,主要功能包括包转换、电源管理、热插拔等。PCIExpress规范电气子块部分对通道的串行收发差分对的时钟精度、终端匹配、直流共模电压、ESD、短路、接收端检测、电气空闲状态定义和识别、发送和接收信号的指标、抖动、损耗、信号眼图指标等都进行了详细和明确的定义,以下章节详细描述。PCI-E电气子块()电气子块规则规则:时钟判据1:+0%~-%内(考虑SSC带来的偏差);判据2:调制信号频率为30kHz~33kHz;判据3:时钟精度为+/-300ppm、链路两端设备间时钟精度不超过600ppm(包括SSC和非SSC两种模式);备注:一般使用SSC调制时链路两端设备时钟频率相同。规则:AC耦合判据1:75nF≤发送端AC耦合电容≤200nF;规则:互连判据1:包括测试仪器探头等效电容在内,互连线对地总电容最大3nF;规则:终端匹配判据1:传输差分信号时发送端差分输出阻抗ZTX-DIFF-DC:最小80Ω、最大120Ω、典型值100Ω;发送端输出阻抗ZTX-DC最小40Ω;判据2:差分信号空闲时发送端输出阻抗ZTX-DC最小40Ω;判据3:接收端差分输入阻抗ZRX-DIFF-DC:最小80Ω、最大120Ω、典型值100Ω;输入阻抗ZRX-DC:最小40Ω、最大60Ω、典型值50Ω;判据4:设备掉电、重启或检测时:接收端输入阻抗ZRX-HIGH-IMP-DC最小200kΩ;规则:D