文档介绍：   LVDS(LowVoltageDifferentialSignaling)是一种低摆幅的差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗。   几十年来,5V供电的使用简化了不同技术和厂商逻辑电路之间的接口。然而,随着集成电路的发展和对更高数据速率的要求,低压供电成为急需。降低供电电压不仅减少了高密度集成电路的功率消耗,而且减少了芯片内部的散热,有助于提高集成度。   减少供电电压和逻辑电压摆幅的一个极好例子是低压差分信号(LVDS)。(使用差分信号的原因是噪声以共模的方式在一对差分线上耦合出现,并在接收器中相减从而可消除噪声)。LVDS驱动和接收器不依赖于特定的供电电压,因此它很容易迁移到低压供电的系统中去,而性能不变。作为比较,ECL和PECL技术依赖于供电电压,ECL要求负的供电电压,PECL参考正的供电电压总线上电压值(Vcc)而定。而GLVDS是一种发展中的标准尚未确定的新技术,使用500mV的供电电压可提供250mV的信号摆幅。不同低压逻辑信号的差分电压摆幅示于图1。   LVDS在两个标准中定义。(1996年3月通过),主要面向SCI(ScalableCoherentInterface),定义了LVDS的电特性,还定义了SCI协议中包交换时的编码;ANSI/EIA/EIA-644(1995年11月通过),主要定义了LVDS的电特性,。在两个标准中都指定了与物理媒质无关的特性,这意味着只要媒质在指定的噪声边缘和歪斜容忍范围内发送信号到接收器,接口都能正常工作。LVDS具有许多优点:①终端适配容易;②功耗低;③具有fail-safe特性确保可靠性;④低成本;⑤高速传送。这些特性使得LVDS在计算机、通信设备、消费电子等方面得到了广泛应用。   图2给出了典型的LVDS接口,这是一种单工方式,必要时也可使用半双工、多点配置方式,但一般在噪声较小、距离较短的情况下才适用。每个点到点连接的差分对由一个驱动器、互连器和接收器组成。驱动器和接收器主要完成TTL信号和LVDS信号之间的转换。互连器包含电缆、PCB上差分导线对以及匹配电阻。LVDS驱动器由一个驱动差分线对的电流源组成),LVDS接收器具有很高的输入阻抗,因此驱动器输出的电流大部分都流过100Ω的匹配电阻,并在接收器的输入端产生大约350mA的电压。当驱动器翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑″1″和逻辑″0″状态。低摆幅驱动信号实现了高速操作并减小了功率消耗,差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许在单个集成电路上集成多个接口驱动器和接收器。这提高了PCB板的效能,减少了成本。   不管使用的LVDS传输媒质是PCB线对还是电缆,都必须采取措施防止信号在媒质终端发生反射,同时减少电磁干扰。LVDS要求使用一个与媒质相匹配的终端电阻(100±20Ω),该电阻终止了环流信号,应该将它尽可能靠近接收器输入端放置。,距离超过10m。对速度的实际限制是:①送到驱动器的TTL数据的速度;②媒质的带宽性能。通常在驱动器侧使用复用器、在接收器侧使用解复用器来实现多个TTL信道和一个LVDS信道的复用转换,以提高信号速率,降低功耗。并减少传输媒质和接口数,降低设备复杂性。   LVDS接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。由于LVDS驱动器典型的偏置电压为+,地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之和,在接收器的输入端相对于接收器的地是共模电压。这个共模范围是:+~+。建议接收器的输入电压范围为:0V~+。   2LVDS系统的设计   LVDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高速差分板并不很困难,下面将简要介绍一下各注意点。    (A)至少使用4层PCB板(从顶层到底层):LVDS信号层、地层、电源层、TTL信号层;  (B)使TTL信号和LVDS信号相互隔离,否则TTL可能会耦合到LVDS线上,最好将TTL和LVDS信号放在由电源/地层隔离的不同层上;  (C)使LVDS驱动器和接收器尽可能地靠近连接器的LVDS端;  (D)使用分布式的多个电容来旁路LVDS设备,表面贴电容靠近电源/地层管脚放置;  (E)电源层和地层应使用粗线,不要使用50Ω布线规则;  (F)保持PCB地