文档介绍：合肥工业大学
硕士学位论文
高性能CABAC解码器VLSI设计与实现
姓名:胡学权
申请学位级别:硕士
专业:检测技术与自动化装置
指导教师:高明伦;杜高明
20100401
高性能饴肫鱒杓朴胧迪摘要另一种熵编码——.,是/街挚裳〉撵乇嗦敕桨钢弧O喽杂高是以高复杂性为代价,若用软件进行实时解码,需要弑附细叩脑诵衅率,动辄上R虼耍珻多以硬件加速来实现。但是,由于惴复杂,依存度较高,实现高效的布饴肫餍枰?朔矶嗵粽健上下文索引生成电路,将非残差部分的上下文增量单独设置成一个表,而上下文索引偏移量大部分是由逻辑电路生成,上下文索引查找表缩小到蟠蠹跣×瞬檎冶砻婊呕疌解码速率。利用电路冗余结构和电路并行性特点,将上下文复制一份,使部分语法元素的解码能够实现流水操作,减少了流水暂停概时候能够每个周期解码雠月肺换蛘咭桓龉嬖蛭缓鸵桓雠月肺唬佣一步提高解码器的解码速率。采用简洁的首一检测逻辑电路达到一个周期完成归一化目的。采用单一桶式移位寄存器达到连续读取变长码流功能。用标准测试码流对其进行软件仿真,仿真结果显示饴胨俣却锏/S靡桓龀9鍯解码器捎玫ヒ坏纳舷挛闹刚肷傻路,无流水胗呕蟮慕饴肫髟谛阅芎兔婊献霰冉稀=峁允舅峁原型芯片,采用镅远运峁辜芙杏布迪郑肊软件对其进行仿真,在上验证其功能,用酆瞎ぞ叨云浣新呒酆稀本解码器被并整合到一个完整的解码器中,并在原型上进行疊,。本解码器综合后面积为最高运行频率达到笔敝游倍奈,,哂懈叩谋嗦胄剩涸谙嗤嬷柿肯拢菴压缩效率提高%.%。另一方面,顾跣实奶本文研究了饴肫髟托酒纳杓朴胧迪址椒ǎ饕9毕兹缦拢呕疌解码器电路面积。根据分析饴肓鞒蹋岢鲆恢中滦索引生成模块和上下文模型存储器分别拆分成两个部分,并将概率存储器率,提高了解码速率。利用旁路解码的特点进行旁路加速解码,在必要的架在面积增加%的情况下得到兜慕饴胨俣取杓剖迪諧解码器原型芯片。在上设计实现了饴肫设计实现。实验结果表明,解码器最大频率达,平均解码速率达静态功耗为关键词:/籆:解码器;;冗余结构.,
甌—珻.,...瓵瓸巧,瓸%/.,,.,.瑆.,瓵,.瓵—./甌,...
..:畁,琣甌,—廿,..瑆籾..:籨;;..
插图清单图悠当嗦氡曜挤⒄估掏肌图算术编码示意图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.怕使兰朴胨⑿履P汀】.⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图常规编码过程流程图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯9娼饴肽J浇饴氲ジ鲇锓ㄔK亓鞒掏肌图语法元素上下文模型分配示意图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图9娼饴牍塘鞒掏肌图月方饴牍塘鞒掏肌结束解码过程流程图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.饴肫髯芴褰峁箍蚣堋冗余结果饴肓鞒獭图主控状态机状态转移图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图子宏块预测状态转移图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图】椴胁頩图舷挛乃饕赡?榈缏方峁埂常规的运动矢量残差上下文信息推导过程⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.嗔诤昕榇娲⑵鳌图怕誓P图白刺R拼娲⑵髯橹图编码结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..解码器结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..图哈夫曼编码示意图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..嗦肽P汀嗦牍橐换鞒掏肌图图饴牍橐换鞒掏肌饴肓鞒獭锓ㄔK亟峁箍蛲肌锓ㄔK氐慕饴胨承蛲肌图宏块预测状态转移图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图昕椴胁罱饴胱刺刺R仆肌昕橹行】樯杷承颉图瓾小块残差解码状态机状态转换图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.扫描顺序图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯. 图肓鞫寥∧?榈缏方峁雇肌图舷挛乃饕檎冶怼改进的运动矢量残差上下文信息推导过程⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..
图饴肫饴肫髯芴宸抡娌ㄐ瓮肌综合面积报告⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯~综合时序报告⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯。综合功耗分析报告⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯。图解码器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图舷挛哪P透碌缏肥疽馔肌首觳獾缏肥疽馔肌图炊苹?榈缏方峁故疽馔肌图设计流程⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯视频处理要求⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯饴肫鞣抡嫜橹ち鞒掏肌验证平台⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图码流读取模块仿真波形图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图舷挛哪P筒?榉抡娌ㄐ瓮肌图二进制解码模块仿真波形图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图反二进制化模块仿