1 / 70
文档名称:

USB2.0PHY IP验证系统逻辑设计与实现.pdf

格式:pdf   页数:70
下载后只包含 1 个 PDF 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

USB2.0PHY IP验证系统逻辑设计与实现.pdf

上传人:minzo 2014/2/19 文件大小:0 KB

下载得到文件列表

USB2.0PHY IP验证系统逻辑设计与实现.pdf

文档介绍

文档介绍:西安电子科技大学
硕士学位论文
IP验证系统逻辑设计与实现
姓名:李慧
申请学位级别:硕士
专业:软件工程(微电子)
指导教师:包军林;苏伟军
20100101
摘要通用串行总线魑P隆ご谋曜甲芟呓涌冢唤瞿芄煌绷佣啻錾璞福揖哂锌焖佟⒓床寮从玫忍氐悖雇馍璧街骰牧痈痈咝Ш捅利。由于芟叩闹诙嘤诺悖芯亢蜕杓拼渌俣雀臁⑿阅芨煽课榷ǖ腢接口是当今的发展趋势之一。但是,国内集成电路设计技术的落后导致了国外接口芯片对于国内市场的垄断,因此,提供更高性价比的产品成为了国内设计公计工作的%左右。完善验证系统,提高验证质量和效率,缩短芯片开发时间将本文根据承担项目的需求,针对.,在详细确定各个模块功能的基础上,采用了自项向下的模块化逻辑设计方案,完成了该系统总体设计方案以及高速数据传输逻辑设计的具体实现。,,对验证系统硬件平台的各个芯片的工作原理和工作时序进行了深入分析,确定了验证系统在高速模式下的逻辑设计方案,并采用硬件描述语言对各功能模块逻辑进行即寄存器传输级枋觯詈笫褂肐仿真器完成了仿真、,验证工作占了整个设是今后设计不可忽视的关键所在。合及调试,。关键词:摘要
.,,篣%.琤,琤,,.甀,..,甀····琧—,.,
本人签名:签玺本人签名:盎盗本学位论文属于保密,在一年解密后适用本授权书。西安电子科技大学学位论文创新性声明关于论文使用授权的说明塑堡秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成果;也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说申请学位论文与资料若有不实之处,本人承担一切的法律责任。本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研究结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。明并表示了谢意。日期生在校攻读学位期间论文工作的知识产权单位属西安电予科技大学。学校有权保留送交论文的复印件,允许查阅和借阅论文;学校可以公布论文的全部或部分内容,可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证,毕业后C艿穆畚脑诮饷芎笞袷卮斯娑导师签名:
第一章绪论谋尘凹胺⒄估钩涮趿芟吒攀自世纪年代开始微型计算机飞速发展,各种各样的计算机设备在展的基础上不断地更新,并且每个设备都有它自己的一套接口或总线。但是,这度已经不能满足众多外设连接的迫切需要。因此,通用串行总线,技术的出现用来提供一种设备的共享接口来解决个人计算机与周边设备的通用连接。等沂澜缰募扑慊屯ㄐ殴境闪⒘薝论坛【。年、。。.玌的传输速率提高了倍达到痵,,主要应用于各种不同的设备或移动设备间的连接,实现了在没有魃璞控制的情况下,从属设备之间的数据传送。年月,。目前,.涌诔晌A擞布痰谋乇附涌冢玫魑R焕乱淮谋曜甲芟呓涌冢С衷谥骰透髦指餮募床寮从猛锢硖匦ü恢线电缆与主机或嗔永创湫藕藕偷缭础】,如图所示。信号在两条点对点连接的线上传输。其中谠醇ǖ谋瓿浦滴些日益增加的外设规格并不一致,而且复杂性也逐渐提高,有限的接口数量和速年,、、蚑施者论坛公布了了厂商的普遍认可。设之间进行数据传输。图缋.
提供设备所需的电源。涌谥辛礁菹卟捎孟嗷ゲ频姆绞剑纬闪怂ń璞赣險主机相连及其通信的方式儿浚玌设备和骰釉谝黄稹系统的总线拓扑结构是一个金字塔结构,如图所示,包括三个部分:骰刂破咂鳌集线器和δ苌璞浮系统这厥獾耐仄私峁蛊渥畲蟮挠攀剖抢┱。骰ü齎虶两个电源线线结构【。芟咄仄私峁一个完整的低秤Ω糜苫チ⑸璞负椭骰糠肿槌伞;チ傅氖且桓芟咄仄私峁梗篣主机和璞傅牧幽P停慵涔叵担喊炊颜坏娜萘浚谙低掣鞑阒葱械腢任务:萘髂P停菏菰赨系统的信息产生者和使用者之间的数据传送方式:调度:峁┝丝梢怨蚕淼幕チ啤Mü曰チ梦实牡鞫龋以支持同步数据传输并消除仲裁的开销。验证系统逻辑设计与实现图..
在总线拓扑结构中,咂髁釉谥骰榭刂破魃希τ谡鲎芟拓扑结构的最顶层,其它设备都连接在根集线器上,通过根集线器与主机进行数实现设备扩展,也可以连接璞福琔设备接收总线上所有的数据包,通过数据包的地址域判断数据包的目的地是否与本设备地址相符:若地址不符,则丢弃