文档介绍：数字逻辑试题1一、填空:(每空1分,共20分)1、()8=( )162、()10=( )23、(FF)16=(255)104、[X]原=,真值X=-,[X]补=。5、[X]反=,[X]补=。6、-9/,。7、已知葛莱码1000,其二进制码为1111,已知十进制数为92,余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入,还取决于电路的状态。9、逻辑代数的基本运算有三种,它们是_与_、_或__、_非_。10、,其最小项之和形式为_。11、RS触发器的状态方程为__,约束条件为。12、已知、,则两式之间的逻辑关系相等。13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。二、简答题(20分)1、列出设计同步时序逻辑电路的步骤。(5分)答:(1)、由实际问题列状态图(2)、状态化简、编码(3)、状态转换真值表、驱动表求驱动方程、输出方程(4)、画逻辑图(5)、检查自起动2、化简(5分)答:3、分析以下电路,其中RCO为进位输出。(5分)答:7进制计数器。4、下图为PLD电路,在正确的位置添*,设计出函数。(5分)5分 注:答案之一。三、分析题(30分)1、分析以下电路,说明电路功能。(10分)解:     2分该组合逻辑电路是全加器。以上8分2、分析以下电路,其中X为控制端,说明电路功能。(10分)解: 4分4分所以:X=0完成判奇功能。X=1完成逻辑一致判断功能。  2分3、分析以下电路,说明电路功能。(10分)解:(1)、,, 3分(2)、、2分(3)、        2分Q1nQ0nQ1n+1Q0n+100100**********  (4)、2分该电路是3进制减法计数器1分四、设计题(30分)1、设计一个带控制端的组合逻辑电路,控制端X=0时,实现,控制端X=1时,实现,用与非门及反相器实现。(15分)解:(1)、真值