文档介绍：国防科学技术大学
硕士学位论文
基于DDWS的雷达/干扰信号源设计与实现
姓名:顾赵宇
申请学位级别:硕士
专业:信息与通信工程
指导教师:王伟
2010-11
国防科学技术大学研究生院硕士学位论文
摘要
现代高科技军事行动无论是对雷达设备,还是对干扰设备而言,都提出了更
高的要求。具有大时宽带宽的雷达信号由于其距离分辨率高、抗干扰能力强、目
标检测和识别能力强而在雷达系统中得到了广泛应用;而相应地,数字化干扰源
也迫切需要具备不同带宽、复杂波形样式和多种调制手段的信号。因此,性能优
良的信号源的研制,对于探测和干扰双方而言,都具有十分重要的现实意义。
随着大规模高速存储阵列、超高速 DAC、高性能 FPGA 等电子器件的迅速发
展,利用直接数字波形合成(DDWS)方法来产生任意波形信号得到了越来越广泛的
应用。DDWS 技术能够方便地产生各种复杂波形,并且能够采取各种方法来提高
频谱的纯度,最重要的是该技术可以在带宽内对信号的幅相进行预失真补偿,以
改善输出信号的质量。
本文利用 DDWS 技术设计并实现了一个雷达/干扰信号源,可以产生带宽
240MHz 以内,时宽为 200ms 以内的 I、Q 两路基带信号。围绕信号源模块的设计
与实现,本文主要研究了以下三个部分的内容:
1、宽带信号产生技术。首先,介绍了雷达信号理论的基础知识;其次,介绍了线
性调频信号和 V-调频信号这两种宽带雷达信号的性能,提出了 V-调频信号利用两
路脉压通道对消移频干扰的方法;再次,研究了宽带噪声信号;最后,阐述的 DDWS
的基本原理及其优点,并确定了 DDWS 作为本文所设计的信号源的技术基础。
2、基于 DDWS 的雷达/干扰信号源设计。首先给出了系统的性能指标和总体
设计方案,然后重点论述了基于 FPGA 的大规模高速存储阵列设计、超高速 DAC
设计、系统时钟解决方案和基于 FPGA 的 CPCI 接口设计等四个关键模块的设计。
其中,大规模高速存储阵列主要用来存储主机软件产生的各种数据并在 FPGA 的
控制下将数据高速传输给 DAC;超高速 DAC 主要用于将高速数据转化为宽带信
号;系统时钟模块为系统中的不同元器件提供高速、稳定、相参的时钟信号;CPCI
接口则主要负责与其他板卡之间的数据交互。
3、信号源系统误差分析和预失真处理。本文以产生线性调频信号为例,首先
分析了信号源的系统误差来源,然后对信号的系统幅相误差进行了建模,研究了
系统幅相误差对线性调频信号质量和脉压结果的影响,最后根据建立的误差模型
研究了针对正交两路基带信号的幅相不一致和整个系统误差的预失真补偿方法。

关键词:信号源,任意波形,DDWS,大规模高速存储阵列,超高速 DAC,
幅相误差,预失真补偿
第 I 页
国防科学技术大学研究生院硕士学位论文
ABSTRACT
High-powered radar system and jamming system were dire needed in Modern
hign-tech war. Radar signals with large instantaneous bandwidth are widely used for its
high distance resolution, strong anti-jamming and reliability of detection and
recognization. Accordingly, the signals with different bandwith, complicated shape,
multiplicated modulation techniques are acquired by digital jamming. Above all, the
signal generator with high performance is significant for both radar system and jamming
system.
Direct Digital Waveform Synthesis technology is widely used along with the
development of massive and high speed memory array, super high speed DAC and
high-powered FPGA. DDWS provides precise signal phase and powerful freque