1 / 58
文档名称:

基于FPGA的SD卡控制器的设计与实现.pdf

格式:pdf   页数:58
下载后只包含 1 个 PDF 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

基于FPGA的SD卡控制器的设计与实现.pdf

上传人:banana 2014/2/20 文件大小:0 KB

下载得到文件列表

基于FPGA的SD卡控制器的设计与实现.pdf

文档介绍

文档介绍:,.一盛婆堡三盘鲎学位授予日期塞垒基王里里鱼△鲍墨望主揎剑登鲍遮盐墨塞理英文渔型氲塾撞塑±单位名称峦垫垄墨盘堂焦闳ぬ猛时型垒堕垫题研究生姓名釜姓名职称学位指导教师申请学位级别硕士论文提交期生且论文答辩日期学位授予单位答辩委员会主席评阅入阬目£箜鱼坠蔚┛涯絈卫££
导师┟:浩掌谖唬希研究生┟:名询名之囤独创性声明学位论文使用授权书取得的研究成果。尽我所知,除了文中特别加以标注和致谢的地方外,同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说日期:.趁△:£兰:苎学校有权保留并向国家有关部门或机构送交论文的复印件和电子版,手段保存或汇编本学位论文。同时授权经武汉理工大学认可的国家有关机构或论文数据库使用或收录本学位论文,并向社会公众提供信息一本人声明,所呈交的论文是本人在导师指导下进行的研究工作及论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得武汉理工大学或其它教育机构的学位或证书而使用过的材料。与我一明并表示了谢意。签名:本人完全了解武汉理工大学有关保留、使用学位论文的规定,即:允许论文被查阅和借阅。本人授权武汉理工大学可以将本学位论文的全部内容编入有关数据库进行检索,可以采用影印、缩印或其他复制服务C艿穆畚脑诮饷芎笥ψ袷卮斯娑■●
摘要打破了卡与机进行通信的传统传送方式,不通过拇恚苯釉谕随着存储行业的快速普及和发展,卡的运用日益广泛。在畅销的炭制芯片之后,存储卡控制芯片领域在市场中占更大份额。与传统的潭量器相比,本文设计实现的卡控制器具备了传输速度更快,运用范围更广的优势。该卡控制器以新标准为指导,除支持普通卡外,特别支持高速卡,使得卡控制器可以运用在高速领域。同时,本控制器经后端部门研发可以整合成卡控制芯片,运用于笔记本电脑中。标准与原来相比,增加了甀模式和J剑梢灾С諷卡。通过设计使得卡在工作频率及性能上有较大提高。本文在介绍了国内外研究情况和卡规范后,从卡控制器总体结构入手,简要介绍了新标准下各模块功能。根据改进内容,主要设计了时钟模块,模块和模块三个模块,并作了功能仿真、逻辑综合,同时对整体进行验证。在时钟模块中主要利用特有资源啥峁不同的工作频率。利用其优势,不仅为卡控制器提供了稳定的时钟同时还提供了灵活的频率配置。为了使卡工作在高频时能满足时序要求和正确采样到数据,通过在模块提出最佳采样时钟选择算法,合理设计状态机,对时钟相位进行调整,得到卡工作在高频时的最佳采样时钟。该模块通过功能仿真及逻辑综合,达到设计要求,也保证了数据传输的可靠性。?设及内存中进行通信。在逻辑设计中,重点设计双口癛控制部分,把读写过程细化,完成卡在J较碌拇洹W詈蠖哉錝ǹ刂破进行验证。先从电源、配置、下载的角度介绍了开发板的设计,然后根据验证场景对其进行验证,特别对卡在高速模式下进行了读写速率及工作频率的测试,也与普通卡和潭量ㄆ鹘辛诵阅芏员龋贸鲅橹そ峁通过几个月的研究设计,最终设计实现了一种实用广泛,在高频下工作稳定的卡控制器。本控制器特别实现了卡在高频时的工作情况。将原来普通卡工作频率为蛘,读写速度不超过/疭,提高到工作频率为,读写速度约为/疭。关键词:,卡,时钟,采样,传输武汉理工大学硕士学位论文‘●
镰瑂,⋯.,.瑃甌.,...、,,狪瓸琲瓵瑃,,.,,琤仔畉,.’.童卜●
‘.,.’琺鷗琣,瑂瑃武汉理工大学硕士学位论文琺瑃/痵,//,—琣瓵,.,甌琾..篎琒毒,
目录第滦髀邸论文研究背景⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.论文研究的目的和意义⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯国内外研究情况⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯论文结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.第耂娲⒖ḿ翱刂破飨喙毓娣丁存储卡的介绍和规范⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..控制器的规范⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯控制器的规格⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.第耂ǹ刂破鹘峁埂总体结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..芟呒癝芟摺芟摺总线⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..控制器各模块功能说明⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.疧接口模块⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯控制模块⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.时钟模块⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯。控制模块⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯模块⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯涌谀?椤第轮氐隳?榈纳杓啤时钟模块⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.捎肈的目的⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.敝庸芾砟?镈原理⋯⋯⋯⋯⋯⋯⋯⋯⋯