文档介绍：东南大学
硕士学位论文
低功耗片上网络(NoC)差错控制方法研究与设计
姓名:张锐
申请学位级别:硕士
专业:电路与系统
指导教师:胡庆生
20100306
摘要片上网络墙ḿ扑慊绲纳杓萍际跻浦驳叫酒欣矗诘ヒ恍酒鲜迪值幕于网络通信的多处理器系统,将成为新一代集成电路设计的主流技术。但随着半导体工艺的发展,供电电压降低,网络互连线密度增大,线上信号易受各种干扰源的影响而产生误码。片上通信需要一定的差错控制方案来保证通信的可靠性。本文对畲砜刂品椒ń辛搜芯俊=岷螻的结构,通过在幸胪ㄐ畔统中的差错控制机制,可以提高其信号传输的可靠性,降低误码率。然而纠错编码的引入必定带来额外的功耗,需要在可靠性和功耗之间取得合理的折中。本文从编码的角度出发,对械幕チ吖慕辛朔治龊脱芯浚缏贩抡嬷っ饕蛞刖来肀嗦氪吹亩钔夤模可以通过降低互连线上电压摆幅及采用纠错编码与避免串扰码联合编码的方式加以降低,从而实现了可靠性与功耗的良好折中。在猩杓坪褪迪帜芄痪勒喔龃砦蟮谋嗦胍彩潜疚牡闹饕Q芯磕谌荨T谏钛俏⒚尤其是纳米级工艺条件下,互连线上的低供电电压使得信号传输过程中极易产生误码,往往会有多个错误产生,使得现有的只能纠正龊个错码的编码方案不能满足要求。本文对能够纠正龃砺氲某嘶虢辛搜芯亢蜕杓疲⒔:片上网络;差错控制系统:纠错编码;乘积码
东南大学硕士学位论文
,痶,瓾琲.....:籩;;
东南大学硕士学位论文
畲砜刂葡低车腇迪帧设计方法简介⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯实现⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯...⋯⋯⋯⋯⋯⋯⋯⋯⋯第氯淖芙帷本论文工作总结⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯....后续工作⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯【谢⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯参考文献⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯...⋯⋯⋯⋯⋯作者攻读硕士学位期间发表的论文⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯....东南大学硕士学位论文.
第滦髀课题背景与意义⒄沟木窒扌在过去的半个世纪中,集成电路制造工艺一直遵循着著名的摩尔定律持续发展着,集成电路的规模得到极大的提高。进入世纪后,和工艺相继投产,纳米时代开始了,随着半导体工艺的继续发展,一个单一芯片上已经集成了数十甚至数百个处理单元和存储单元。传统的片上系统,体系结构及总线技术的设计方法将在多处理器的超复杂系统中遇到无法逾越的障碍,在这种情况下片上网络应运而生。墙ḿ扑慊绲纳杓萍际跻浦驳叫酒欣矗诘ヒ恍酒鲜迪值幕谕络通信的多处理器系统。鱿钟兰甏衅冢ǔJ侵冈诘ヒ恍酒鲜迪值氖旨扑慊低常表着集成电路向集成系统转变的大方向,是当代集成电路发展的主流技术。总线结构是闹饕L卣鳌W芟哂捎诳梢蕴峁└咝阅艿幕チ还惴涸擞茫撬着半导体工艺技术的发展,总线的技术逐渐成为集成电路发展的瓶颈。这是因为总线结构的原始构思是基于单一处理器的,传统总线必须经过复杂的改造才能支持多处理器系统,且每增加一个处理器都是一个个案。总线的单一处理器属性决定了无法形成基于总线结构的多处理器理论体系,所以基于总线结构的多处理器系统是无法应对越来越大的电路规模的。试想一下,构造一个几十或几百个处理器的总线结构将会多么困难。总线不支持一对以上用户的同时通讯,也就是说在同一时刻,只能有一对用户占用总线进行通讯,其它所有用户只能处于排队等待状态。无论总线本身多么优秀,总线结构的这种时间串行的本质造成了无法解决的低效率通讯。且总线结构要求全局同步,随着系统规模的增大,时钟延迟越来越影响着全局同步的精确。所以在酒杓浦校髦质敝邮骷际醣还惴河τ美纯朔飧隼选M保敝邮消耗大量的面积资源和功率资源。进入纳米技术阶段以后,的数据表明,时钟树将消耗%的功率】,时钟树消耗资源的比例已经到了无法接受的程度。总之,淖芟呓峁沟恼馊笪侍猓河捎诘刂房占溆邢薅鸬睦┱剐晕侍猓捎诜时通讯而引起的通讯效率问题,以及由于全局同步而引起的功耗和面积问题,成为了发展的局限性。,¨’騦节点的.
ㄑ督诘恽樽试唇诘峁辜蚪。年左右几个研究小组提出了一种全新的集成电路体系结构——,它采用路由和交换技术代替传统的总线技术,实现片上各间基于包交换的网络通信。图给出了囊恢殖<⑼ㄑ督诘屯ǖ三部分组成:资源节点:是执行计算任务的节点,通常是各种核,这些核可以是处理单元也可以是存储单元。通讯节点:执行通讯任务的节点,又称交换节点,包括仲裁逻辑、路由逻辑、输入缓冲器等。通道:指资源节点和通讯节点之间、通