文档介绍：万方数据
骷苯铀泶┱さ缌骷捌涠訡呒缏返挠跋唐东峰,张平玖,,湖南湘潭,;峡萍即笱畔⒂氲缙こ萄г海舷嫣叮中南大学学报匀豢蒲О摘要:随着晶体管尺寸按比例缩小,越来越薄的氧化层厚度导致栅上的隧穿电流显著地增大,严重地影响器件和电路的静态特性,为此,基于可靠性理论和仿真,对小尺寸—畇的直接隧穿栅电流进行研究,并通过对二输入或非门静态栅泄漏电流的研究,揭示直接隧穿栅电流对逻辑电路的影响。仿真工具为软件,骷P筒问采用的是蚅,栅氧化层厚度为。研究结果表明:边缘直接隧穿电流是小尺寸骷直接隧穿电流的重要组成成分;漏端偏置和衬底偏置通过改变表面势影响栅电流密度;逻辑电路中件有止ぷ髯刺聪咝郧⒈ズ颓⒀倾星徒刂骨籆呒缏分蠱器件的栅泄漏电流与其工作状态有关。仿真结果与理论分析结果较符合,这些理论和仿真结果有助于以后的集成电路设计。关键词:直接隧穿;;栅氧化层;逻辑电路;漏电流中图分类号:文献标志码:文章编号:———,.珻:猳——,甋琀,,,。猧..,,:恍藁厝掌冢基金项目:国家自然科学基金资助项目;湖南省教育厅资助项汉鲜】蒲Ъ际跆萍技苹钅通信作者:唐东峰,男,湖南双峰人,博士研究生,副教授,从事信寸处理技术研究;电话:籈篸甧..
万方数据
耻型半玉,┑缌疞./妒盢在疞模其中:籪,。为表面势;NM饧诱さ缪梗弧胛F酱随着集成电路特征尺寸的减小,器件的工作电压也相应地减小,为了保证栅极对沟道的控制,栅氧化层厚度也同步按比例减小。一般认为,对于较厚的氧化层和较高的栅压,;而当氧化层厚度小于时,直接隧穿就成为栅极泄漏电流的主要机制【遌。,当栅氧化层比较薄时,会由于氧化层中电场的增强而引起较明显的隧穿电流。穿越骞苷ぱ趸愕隧穿电流对器件的性能产生影响。隧穿电流形成栅极泄漏电流,使电路静态功耗加大。隧穿电流还会影响骷牡缌鞯缪固匦院推骷你兄档缪梗捍送猓隧穿电荷穿越氧化层,会造成氧化层损伤,进一步降低氧化层的可靠性【薄N4耍疚淖髡呋诳煽啃岳论和电路级仿真研究直接隧穿电流及其对逻辑电路的影响。仿真工具为软件,骷型参数采用的是蚅。栅氧化层厚度在纳米级骷校谇糠葱吞跫拢琒疭界面附近存在能带弯曲,反型层中的载流子被限制在硅衬底表面很窄的势阱中,载流子在垂直表面方向的运动受到限制,使得反型载流子不能像体内的载流子那样在三维空间自由运动,这可以用二维电子气描述反型层内的电子状态【5缱釉诖怪北砻娣较虻脑硕是量子化的,电子的能量只能取一些分立值。但是,电子在平行于表面龇较蛉匀豢梢宰杂稍硕8量子隧道效应原理,电子能够穿过薄氧化层所构成的势垒形成隧穿电流,原理如图尽緇叫。骷ぶ苯铀泶┑缌骺梢阅P突其中:J茄趸愕牡绯∏慷龋弧邸!NQ趸闶评莞度;圪、为穿过栅氧的电势差;仅和∥分别为依赖于电子有效质量、.势垒高度等因素的系数。当一;/丸。他保豿点处的栅隧穿电流则可以近似为:压;为由于多晶硅效应引起的电压降;Q趸层厚度。由于表面势帆随着漏端偏置和衬底偏置会发生变化,所以,漏端偏置和衬底偏置也会改变栅电流密度。对于理想甭┢ǖ缪观时,栅电流瞧烧ひ辉吹缌毛。驼ひ宦┑缌,部分组成。厶。和梢苑直鸲懒⒓扑恪5甭┒说缪乖黾时,漏端的表面势随之增加,促使漏端附近氧化层上