文档介绍：上海交通大学
硕士学位论文
基于ESL设计的AVS解码器SoC设计与帧内预测硬件实现
姓名:刘昊
申请学位级别:硕士
专业:软件工程
指导教师:郭炜
20080101
基于 ESL 的 AVS 解码器 SoC 设计与帧内预测硬件实现

摘要

随着 SoC(System on Chip)系统设计复杂度的不断提高,设计前期在
系统级别进行软硬件划分对 SoC 各方面性能的影响日趋增加,迫切需要
高效快速性能分析和验证方法学。SoC 是软硬件混和的系统,需要对其
进行软硬件协同仿真和验证,目前 RTL 级别的设计方法中软硬件协同仿
真在整个设计周期的中后期才开始进行,不利于尽早发现设计中的瓶颈。
先进的视频解码 SoC 系统需要在设计前期在系统级别进行软硬件规划,
同时在迫切需要高效的性能分析和验证方法平台对算法从架构层次上优
化性能。
本文将先进的电子系统级设计方法学(Electronic System Level
Design Methodology, ESL)引入 SoC 视频解码系统的设计中,在 ARM 的
ESL 设计平台 SoC Designer 上分析了 AVS 视频解码系统的算法瓶颈,确
定了软硬划分的方案。仔细分析和研究了 AVS 视频解码器中帧内预测算
法,采用可重构的设计方法对帧内预测算法提出了合理的硬件加速结构,
在此基础上建立了周期精确的帧内预测模型,并在 ESL 平台上进行了软
硬协同仿真,分析了模型的加速性能,结果表明模型功能正确,并可以
大大加快 AVS 解码的仿真速度。最后利用 Verilog-HDL 语言对该模型进
行了硬件实现,并在 FPGA 上综合,分析了硬件的性能。
最终建立起的基于 ESL 的 AVS 软硬协同仿真的 SoC 平台证明利用
ESL 进行系统设计可以在系统设计早期进行系统性能评估,有效提高软
硬仿真验证速度。
关键词:电子系统级设计,SoC, AVS,帧内预测,软硬件协同
AVS DECODING SOC DESIGN AND HARDWARE
IMPLEMENTATION OF INTRA PREDICTION BASED ON
ESL DESIGN

ABSTRACT

As plexity of SoC design increases, system-level design in early
development stage is imposing ever more influence on the final SoC
performance. It is necessary to optimize the performance on the architecture
level of a video decoding SoC with a highly effective developing platform. In
the SoC design process, software and hardware co-simulation is a must, since
SoC platform consists of both hardware partitions and software is
fairly difficult to find the performance bottleneck of the system at the RTL
level, since the performance verification only occurs at the end of the whole
design flow. Therefore, a new methodology of system level design is required
to explore in the architecture design space given the plexity of video
decoding SoC as well as the need to make a decision on the software and
hardware partition at the early stage in the design flow.
The thesis presents an Electronic System Level design methodology for
hardware and software Co-