文档介绍：国防科学技术大学硕士学位论文X处理器中高速寄存器文件全定制设计与实现姓名:王洪瀚申请学位级别:硕士专业:软件工程指导教师:蒋江20090401国防科学技术大学研究生院工程硕士学位论文摘要“存储墙’’问题是近年来制约微处理器访问速度提升的一个重要因素,而位于数据通路关键路径上的寄存器文件的访问速度首当其冲。X处理器是一款64位多核多线程高性能微处理器,其整数寄存器文件的频率较高,规模较大,端口较多,是项目中的一个重点和难点。鉴于目前基于标准单元半定制设计的寄存器文件速度难以满足设计要求,因此有必要对其进行全定制设计。高速寄存器文件的全定制设计和实现对于自主研发CPU具有重要的理论研究意义和工程实用价值。,128字×72位,支持多线程的整数寄存器文件。典型情况下版图模拟结果表明:读出延时小于700ps,写入延时小于570ps。与基于标准单元的半定制综合结果相比,,优化了约33%;面积由598793¨m2缩小到4556009m2以内,优化了约24%,两者均达到了设计目标。本文设计时主要从追求高速度的角度出发,并注意综合考虑可靠性和面积等因素。结合理论分析和模拟比较,针对影响寄存器文件速度的主要因素进行了优化:1)结合该寄存器文件支持多线程的特点,采用4线程并行读出后判断选择的策略,有效的减小了关键路径的延时;2)设计一种改进型的动态多米诺译码器,比传统的多米诺或门译码器有约12%的速度提升;3)在读出选择电路、译码器等多个关键的电路采用了电荷补偿技术,提高了与传输管有关的电路约100/旷20%的传输速度。主题词:寄存器文件,多线程,全定制设计,essingspeedofthemicroprocessorfromimprovingisthe‘‘memo巧wall”,-bitmulticoremultithreadinghigh-’SIntegerRegisterFilewhichisthekeypointinthedesignneedshighfrequency,largescaleandmult--customdesignbasedonstandardcelliShardtosatisfytherequests,thefull-—customdesignandimplementationofthehigh—-read,2-writeports,128一word×72-bit,supportingmulti—:thereaddelayislessthan700ps,paring、析mthesynthesisresultofhalf-,whichisoptimizednearly33%,andtheareareducedfrom598793I-tm2tolessthan45560019n2,whichisoptimizednearly24%.,,itoptimizesthechieffactorswhichaffecttheRegisterFile’’Scharacteristicofsupportingmulti-threading,itadoptsthestrategyofjudgingandse