文档介绍：国防科学技术大学
硕士学位论文
二级Cache Tag中SRAM的全定制设计与实现
姓名:林杨
申请学位级别:硕士
专业:软件工程
指导教师:方粮
20090301
摘‘要随着微电子技术的不断发展,工艺水平的不断提高,处理器性能不断提高,的硅片面积都将被不同功能的存储器所占据。近年来,便携式设备的流行和高性能处理器的需要,对的性能提出了更高的要求。高速和低功耗正成为设计的主流设计方向。设计功耗低、速度快、面积小和可靠性高的是最优化设计的目标。设计和优化,使性能得到进一步提高,以缓解微处理器访问高速缓存时因宽度也随之减小,从而在以前设计中被忽略的互连线的延迟显得越来越严重;超降低。艿难倾兄档缌饔肫溷兄档缪钩史聪蛑甘龀す叵担谑撬嬷吹亚阈值功耗越来越成为设计的瓶颈问题。工艺下,基于对以上出现的问题的研究,用全定制的设计方法设计了一款高性能的,完成了逻辑设计、版图设计、内建自测试设计以及最终投片验证的完整设计流程。在课题研究中对进行了分体设计,并对关键电路进行了修改和优化,包括采用多级译码、改进灵敏放大器、优化比较电路等措施提高的性能。模拟结果表明,本文所设计的全定制的列垂奈,与同等工艺下编译器生成的相比,访问时主题词:静态随机存储器,全定制设计,灵敏放大器,内建自测试国防科学技术大学研究生院工程硕士学位论文嵌入式存储器在微处理器中所占面积的比例将逐渐增大。预计到年,约%在高性能微处理器设计领域,高速缓冲存储器所采用的的性能已严重制约微处理器性能的进一步提升。目前,通常采用全定制方法对进行专门速度不匹配而引起的访存瓶颈问题。然而,随着工艺特征尺寸的缩小,互连线的薄的栅氧层厚度使得电源电压持续降低,为了保证芯片的速度,阈值电压也随之本文在癿读写性能和功耗参数有明显改善。其中,数据写入延迟小于脸鲅映傩∮间减小了%,平均功耗减小了%。第
%国防科学技术大学研究生院丁程硕士学位论文,.一,..,,ィ,瓸第页,甀畉,.甌.—..猠琒,甀、Ⅳ.,/瑃
表目录三种常用灵敏放大器结构优缺点比较⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..表物理验证内容⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..表行地址建立时间测试码及氯方峁表读周期功耗总结⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯表写周期功耗总结⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..表静态功耗总结⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..表表模拟方式比较⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯表数据背景⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯功能测试码及正确结果⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..表列地址建立时间测试码及正确结果⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯国防科学技术大学研究生院趟妒宦畚第页
图目录结构示意图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯。错误炊ㄒ迨榍单元结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯一错误炊ㄒ迨榍漏电流的来源示意图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯一错误炊ㄒ迨榍整体结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯。错误炊ㄒ迨榍单体结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..错误炊ㄒ迨榍存储单元逻辑图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯砦未定义书签。预充电路结构图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.错误炊ㄒ迨榍多级译码电路结构图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..错误炊ㄒ迨榍三八译码器结构图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯。错误炊ㄒ迨榍肼肫鹘峁雇肌砦未定义书签。动态或非门译码电路结构图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯。错误炊ㄒ迨榍三级译码电路结构图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.错误炊ㄒ迨榍反相器链⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯错误炊ㄒ迨榍灵敏放大器功能框图及电压变化图⋯⋯⋯⋯⋯⋯⋯错误炊ㄒ迨榍运放型灵敏放大器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯错误炊ㄒ迨榍交叉耦合灵敏放大器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯错误炊ㄒ迨榍锁存器型灵敏放大器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯错误炊ㄒ迨榍改进结构灵敏放大器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯错误炊ㄒ迨榍全定制版图设计流程⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..错误炊ㄒ迨榍复杂门电路图、逻辑图和欧拉路径⋯⋯⋯⋯⋯⋯⋯..错误炊ㄒ迨榍版图实现方式砦未定义书签。单个存储单元阵列版图布局⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..错误炊ㄒ迨榍存储单元版图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯。错误炊ㄒ迨榍预充电路单元版图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..错误炊ㄒ迨榍三输入动态或非门版图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..错误炊ㄒ迨榍三输入动态或非门组版图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯。错误炊ㄒ迨榍一级译码电路整体版图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯错误炊ㄒ迨榍六输入动态或非门版图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯错误炊ㄒ迨榍六输入动态或对版图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯错误炊ㄒ迨榍二级译码整体版图⋯⋯⋯⋯⋯⋯⋯⋯⋯