实验二触发器电路.doc

文档介绍：实验二触发器电路基于FPGA的数字电路实验::,用或非门组成,,Qn为状态变量;正常工作时输入信号应遵循SR=0的约束条件,即不允许输入S=R=1的信号;Qn为,Qn,1,S,RQn初态,Qn+1为次态;关系式为:,SR,0,[phone](a)基本RS触发器框图100110110***********1110**Sd,Rd的1状态同时消失后状态不定。(b):,该电路由两部分组成:由与非门组成的基本RS触发器和由与非门组成的输入控制电路。。+1000××011××10000100111100111011101001011011101*11111**CP回到低电平后状态不定。(a)(JK_FF):,其框图符号与逻辑Qn,1,JQn,(a)(b)。特性方程为:+1×××××0000?(a)JK触发器框图0011?1001?1011?0100?0110?1101?1110?(b)JK触发器逻辑图*说明:电路图中出现的RDN为异步复位键,即当RDN=0时输出置零,与输入信号无关。:由JK触发器可构成T触发器,。Qn,1,TQn,。DQQn+,1,,特性方程为:;D触发器可以由JKJ,D,,K,D,触发器转换而来,