文档介绍：锁存器和触发器
教学基本要求
1、掌握锁存器、触发器的电路结构和工作原理
2、熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能
3、正确理解锁存器、触发器的动态特性
1、触发器与时序逻辑电路:
时序逻辑电路的工作特点是任意时刻的输出状态不仅
与该当前的输入信号有关,而且与此前电路的状态有关。
概述
数字电路中除组合逻辑电路外,还包括另一类具有记忆功能的电路-----时序逻辑电路.
触发器是构成时序逻辑电路的基本逻辑单元。
都具有0和1两个稳定状态,一旦状态被确定,就能自行保持,即长期存储一位二进制码,直到通过外部信号的作用才有可能改变
2、锁存器与触发器
共同特点:
不同点:
锁存器---对脉冲电平敏感,它们可以在特定输入脉冲电平作用下改变状态。
触发器---对脉冲边沿敏感的存储电路,其状态只有在被称作时钟脉冲的上升沿或下降沿的变化瞬间才能改变。
双稳态存储单元电路
双稳态的概念
反馈
1 、电路结构
双稳态存储单元电路
2、数字逻辑分析
1
0
0
1
定义Q=0为电路的0状态,而当Q=1时则为1状态。
电路具有存储或记忆1位二进制数据的功能。
0
1
1
0
3. 模拟特性分析
VI1 = VO2
VO1 = VI2
VO1
VI1
SR锁存器
1. 简单的SR锁存器
1) 工作原理
0
0
若初态 Q n = 1
若初态 Q n = 0
1
0
1
0
1
0
0
0
锁存器
R=0、S=0
状态不变
无论初态Q n为0或1,触发器的次态为为1态。信号消失后新的状态将被记忆下来。
0
1
若初态 Q n = 1
若初态 Q n = 0
1
0
1
0
1
0
0
1
0
R=0、S=1
置1
无论初态Q n为0或1,触发器的次态为为0态。信号消失后新的状态将被记忆下来。
1
0
若初态 Q n = 1
若初态 Q n = 0
1
1
0
1
0
0
1
0
1
R=1 、 S=0
置0
1
1
0
0
S=1 、 R=1
1
0
无论初态Q n为0或1,触发器的次态、都为0 。
状态不确定
约束条件: SR = 0
此时如果两个输入信号同时发生由0到1的变化,则会出现
所谓竞争现象。由于两个或非门的延迟时间无法确定,使得
触发器最终稳定状态也不能确定。