文档介绍：实验二一位8421BCD码加法器的设计一、实验目的理解四位加法器7483和四位比较器7485的工作原理及使用掌握一位8421BCD码加法器的工作过程进一步熟悉Quartus软件的使用,了解设计的全过程,二、实验内容采用画原理图的方法设计一位8421BCD码加法器。要求使用四位加法器7483和四位比较器7485及必要的逻辑门电路。三、分析过程 7483是四位二进制加法器,其进位规则是逢16进1。而8421BCD码表示的是十进制数,进位规则是逢10进1。用7483将两个1位BCD码相加时,当和小于等于9时,结果正确;当和大于9时,需加6进行修正。 实验中要求使用7483、7485及必要的逻辑门完成。由于7483通过输出引脚C4S3S2S1S0输出二进制的和,7485是四位比较器,关键在于如何通过7483及7485的输出判断何时应对结果修正以及如何修正。由于两个1位十进制数相加时,和的取值范围是0—18,将该范围内各数值对应的二进制数和8421BCD码列表,以便寻找何时应对结果修正以及如何修正 十进制二进制数十进制数备注C4S3S2S1S0DCD3D2D1D0不需修正00000000000100001000012000100001030001100011400100001005001010010160011000110700111001118010000100090100101001100101010000需要修正110101110001120110010010130110110011140111010100150111110101161000010110171000110111181001011000 从表中分析可得出如下结论:当7483输出的二进制数的和为0---9时,即S3S2S1S0≤9时结果正确,不需修正;当和为10-----15时S3S2S1S0>9时,需加6修正,此种情况可将7483的输出S3S2S1S0送入7485的输入引脚A3A2A1A0,将1001(即9)送入7485另一组输入引脚B3B2B1B0,若7485的输出A>B=1,则说明需加6修正;当和为16、17、18时,结果需加6修正。此种情况7483的输出S3S2S1S0<9,但C4=1。 综合以上分析,当7483输出的二进制数的和S3S2S1S0>9或C4=1时结果需修正。此修正的条件可通过7485的输出A