文档介绍：基于FPGA的LVDS接口应用学习汇报汇报人:张兴1、什么是差分信号??差分信号利用两根导线来传输数据,我们主要研究低压差分信号(LowVoltageDifferentialSignal,LVDS)。在正引线上,电流正向流动,负引线构成电流的返回通路,接收器仅仅给出两传输线上的信号差,因此共模噪声信号将被抑制掉。LVDS一般用恒流源驱动器,在接收侧一般是简单的100W电阻。LVDS电路工作原理图LVDS工作原理解释?当A1、A2开通时,B1、B2关闭,电流由驱动器的A1流出,经过传输线和电阻后从A2流回,当B1、B2打开时,A1、A2关闭,电流由驱动器的B1流出,经过传输线和匹配电阻后从B2流回,由图1可以看出两种状态的电流流向随着状态的翻转而改变,在接收端采集到匹配电阻的压降不同,从而产生了有效的逻辑“0”和逻辑“1”状态。LVDS的优点?高速LVDS信号一般只有350~400mV的逻辑摆幅,较小的摆幅缩短了信号的转换时间,因而实现了信号的高速传输,速度可达几百Mbps。?,它的终端压降是350mV,。?低噪声差分信号传输模式比单端信号传输模式具有更强的共模输入噪声的抑制能力?低成本简单的CMOS互补结构2、LVDS接口电路原理示意图LVDS接口电路连接图DS92LV18框图DS92LV18特点?15–66MHz18:1/1:18串行/解串器()??内置锁相环(PLL)?RobustBLVDSserialtransmissionacrossbackplanesandcablesforlowEMI?具有各自的时钟,使能端和电源端进行独立的发送和接收?热插拔保护?低功率:90mA(典型值)发送BusLVDS串行/解串器示意图