文档介绍：667777899911111212121212141414151616161717181919191919192020222526全套设计论文摘耍 2设计方案 1总体设计思路 3软件设计 1波形产生模块・5谐波的产生 1设计思路 4硬件电路设计 3幅度控制电路 5调试 1设计及仿真调试使用设备 •法 6结论致谢辞参考文献 28基于FPGA的信号发生器摘要本次设计课题为应用VHDL语言及MAX+PLUSII软件提供的原理图输入设计功能,结合电子线路的设计加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器,它具结构紧凑,性能稳定,设计结构灵活,方便进行多功能纽合的特点,经济实用,成本低廉。具有产生三种基本波形脉冲信号(止弦波、矩形波和三角波),以及三次(及三次以下)谐波与基波的线性组合脉冲波形输出,且甲脉冲输出脉宽及连续脉冲输出频率可调,范制从100HZ到lkHZ,步进为100HZ;幅度可调,从0到5伏,。关键词:信号发生器,FPGA,EDA,VHDL语言。1前言随着我国的经济口益增长,社会对电子产品的需求量也就越來越大,冃前,我国的电子产品市场正在迅速的壮大,市场前景广阔。FPGA(FieldProgrammableGateAi-ray,现场可编程门阵列)在现代数字电路设计中发挥着越来越重耍的作用。FPGA/plexProgrammableLogicDevice)所具有的静态可重复编程和动态在系统重构的特性,使得硬件的功能可以像软件一样通过编程来修改,这样就极大地提高了电子系统设计的灵活性和通用性,缩短了产品的上市时间并降低可电子系统的开发成木,且可以毫不夸张地讲,FPGA/CPLD能完成任何数字器件的功能,从简单的74电路到高性能的CPUo它的影响毫不亚于20世纪70年代单片机的发明和使用。现在随着电子技术的发展,产品的技术含量越来越高,使得芯片的复杂程度越來越高,人们对数万门乃至数白万门设计的需求也越來越多,特别是专用集成电路(ASIC)设计技术的日趋进步和完善,推动了数字系统设计的迅速发展。仅靠原理图输入方式已不能满足耍求,采用硬件描述语言VHDL的设计方式应运而生,解决了传统用电路原理图设计大系统工程时的诸多不便,成为电子电路设计人员的最得力助手。设计工作从行为、功能级开始,并向着设计的高层次发展。这样就出现了第三代EDA系统,其特点是高层次设计的自动化。第三代EDA系统中除了引入硬件描述语言,还引入了行为综合工具和逻辑综合工具,采用较高的抽象层次进行设计,并按层次式方法进行管理,可大大提高处理复杂设计的能力,缩短设计周期,综合优化工具的采用使芯片的品质如面积、速度和功耗等获得了优化,因而第三代EDA系统迅速得到了推广应用。冃前,最通用的硬件描述语言有VHDL和VerilogHDL两种,现在大多设计者都使用93年版标准的VHDL,并且通过了IEEE认定,成为枇界范閑内通用的数字系统设计标准。VHDL是一种新兴的程序设计语言,使用VHDL进行设计其性能总是比常规使用CPU或者MCU的程序设计语言在性能上耍高好儿个数量级。这就是说,在传统上使用软件语言的地方,VHDL语言作为一•种新的实现方式会应用得越来越广泛。本课题设计是采用美国Altera公司的FLEX10K10器件,使用的是Altera公司的EDA软件平台Maxplus-II可编程逻辑器件开发软件。基于EDA工具的FPGA/CPLD的开发流程CPLD/FPGA器件的设计一般可分为设计输入、设计实现和编程三个设计步骤:,可根据需耍选择,也可混合输入。EDA工具会自动检查语法;2•设计实现阶段EDA工具对设计文件进行编译,进行逻辑综合、优化,并针对器件进行映射、布局、布线,产生相应的适配文件;,使具能够实现预期的功能。信号发生器是数字设备运行工作中必不可少的一部分,没有良好的脉冲信号源,最终就会导致系统不能够正常工作,更不必谈什么实现其它功能了。不论是处于开发还是故障检修阶段,输出标准且性能优秀的信号