文档介绍：南京理工大学
硕士学位论文
大规模集成电路系统中芯片间互连线的瞬态分析
姓名:郭金生
申请学位级别:硕士
专业:电路与系统
指导教师:钱建平
嘤≤关键词:,互连线,传输线,时域模型,箍J摘要要环节。近十年来,大规模塞戍盘路的工作速度与集成发不断提高,对互究,不断地探索与改进,以便寻找出更有效的方法。【对于芯片与芯片问的互连线,然后求解模型得到传输线的时域响应,这样就产生了分析传输线网络的两种方法一方法的研究相对较少≈本文在前人工作的基础之上,提出了一种新的时域方法。它在高速集成电路系统当中,随着信号频率的增加和特征尺寸的减小,互连线的作用显得越来越重要,互连线的时域响应分析成了保证所设计的电路能正常“鞯谋连线网络时域响应分析的精度与效率提出了越来越苛刻的要求,而由于传统的电路模拟软件无法胜任这一工作,致使人们刈互连线网络的时域响应分析作了大量的研时域方法与频域方法。人们所作的工作更多的集中在频域方法的研究上,而对时域直接在叫域中利用关⑹奖平湎叩缪埂⒌缌鞅淞浚故薄⒖毡淞糠离,化偏微分方程为常微分方程,从而建立传输线的时域模型,再对互连线进行时域响应分析。本方法模型简便实用,不必进行解耦即可处理耦合传输线,并可很容人们通常以传输线网络来模拟,模拟的方法通常是先建立传输线的频域或时域模型,易地应用于非均匀传输线的分析。人患<傻缏分行酒淝伊叩乃蔡治硕十论文
查塑堡垒堕皇些河芑识檑殷眉岵檑兴堋!堡:宪:,,痶,.琣—.瑃,.甀甎,—,猟..—,,,.珻.
查塑塑堡盛皇堕主苎苎塑至堡些堕竖查尘型!!!!!!!!!!,前者使电路容量和功能进一步扩展,后者则使信息处理速度明显提高。剖析而言,互连线尺寸远小于信号波长,在这种情况下,由于逻辑门和晶体管所引起的信号延迟远远大于互连线所引起的延迟,所以,互连线通常只被看作是简单的金属统中的互连网络的分析和研究也因此成为保证系统正常工作的必要环节,引起了人在电子和信息领域中,大规模和超大规模集成电路和魑P畔⒋理的载体受到了特别的重视。蚔姆⒄狗较蛑饕J翘岣呒啥群凸ぷ魉和,其中除单元电路外,有必要将芯片内各单元电路之间,芯片的接周边电路或其它芯片之间按拓扑性质进行连接,此即所谓互连。互连借介质基板上的导体线条完成,这就是所谓互连线。在早期的电子工业中,对大多数的电路系统导体,它仅具有电连通的意义,这时,整个电路系统的性能主要取决于电路的逻辑设计,只需利用传统的电路模拟工具就可在时域内有效地对这一类电路系统分析与模拟。但是近些年来,随着半导体材料科学与信息产业的迅猛发展,大规模集成电路及多芯片组件南低彻婺T嚼丛酱螅ぷ魉俣仍嚼丛礁撸卣鞒叽缛益减小,使电路中互连线的长度逐渐变得能与信号波长相比,互连延迟在整个电路系统中的作用随之变得越来越大。下面例子可以说明互连线与信号波长的关系对响应信号延迟的影响。假定有一正弦电压信号%瑀×U飧龅缪剐藕旁互连线上经过缀蠼映貽.×’搿U庖坏愕牡缪假定其幅值没有衰减可以写为如下形式:%狾.ד籿,。换句话说,。但是假如频率不是缀眨千赫,则两处电压就几乎相同。由上述例子可见,当互连线的长度能与信号波长相比时,在互连线终端将会出现较为明显的信号延迟。对于现在的大多数高速集成电路系统而言,互连延迟【吭谡鱿低车难映僦幸颜季葜鞯嫉匚弧S氪送保渌幕チвΓ如:时延、畸变、回波、干扰等的影响也同趋明显【浚丫诤艽蟪潭壬嫌跋斓降路的性能指标,严重时甚至将影响电路系统的正常工作,互连效应的影响再也不容忽视。这时,互连线已不能再视为简单的电连通,在设计高速集成电路时,必须将此因素连同电子元器件及单元电路作为一个整体全盘地加以考虑。高速集成电路系们空前的重视。对于互连效应,人们首先是从电路的工艺和结构方面进行改进以减轻其影响,
盔塑塑塞堕皇垡主堕苎:塑至堡垡塑堕查坌塑————————————一传输线瞬态分析方法的现状及发展堕主堡苎范围的多芯片系统。这种多芯片结构具有结构紧凑,电路功能多,可靠性好和功耗而为了确保所设计的电路的总体性能,就必须准确分析互连效应对信号传输的影响,但常规的集成电路理论及椒ú荒苁と握庖蝗挝瘛RM瓿烧庖蝗挝瘢参数的信号传输线来处理。为此人们根据互连线的具体情况的不同分别引入了均匀、非均匀、无损、有损及频变等传输线模型来模拟互连线对系统的影响。随着半导体工业的迅速发展,电路系统的速度和集成度均进一步提高。在高速所产生的互连效应进行定性、定量的分析、计算和控制已经成为高速电路系统设上对分析、模拟电路互连网络的工具的准确性及有效性提出越来越高的要电路的优化设计、改善电路系统的性能具有非常重要的意义,也因此成为目前电路特别是