文档介绍：ULSI硅片上的多层金属化
Figure
钝化层
压点金属
p+ Silicon substrate
Via
ILD-2
ILD-3
ILD-4
ILD-5
M-1
M-2
M-3
M-4
p- Epitaxial layer
p+
ILD-6
LI oxide
STI
n-well
p-well
ILD-1
Poly gate
n+
p+
p+
n+
n+
LI metal
芯片中的金属层
Photo
薄膜特性
好的台阶覆盖能力
填充高的深宽比间隙的能力
好的厚度均匀性
高纯度和高密度
受控制的化学剂量
低的膜应力
好的电学特性
对衬底材料或下层膜好的黏附性
膜对台阶的覆盖
如果淀积的膜在台阶上过渡的变薄，就容易导致高的膜应力、电短路。应力还可能导致衬底发生凸起或凹陷的变形。
共形台阶覆盖
非共形台阶覆盖
均匀厚度
—制造业—
高的深宽比间隙 可以用深宽比来描述一个小间隙（如槽或孔），深宽比定义为间隙的深度和宽度的比值。
深宽比 =
深度
宽度
=
2
1
深宽比 =
500 Å
250 Å
500 Å
D
250 Å
W
高的深宽比间隙
Photograph courtesy of Integrated Circuit Engineering
制备薄膜的方法之一：
化学汽相淀积（CVD）
(Chemical Vapor Deposition)
通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程。
产生化学变化
反应物必须以气相的形式参加反应
膜中所有材料物质都来源于外部的源
CVD传输和反应步骤
CVD的反应速度取决于质量传输和表面反应两个因素。