1 / 73
文档名称:

基于+FPGA的子空间分解方位估计算法的实现研究.pdf

格式:pdf   页数:73页
下载后只包含 1 个 PDF 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

基于+FPGA的子空间分解方位估计算法的实现研究.pdf

上传人:459972402 2014/6/5 文件大小:0 KB

下载得到文件列表

基于+FPGA的子空间分解方位估计算法的实现研究.pdf

文档介绍

文档介绍:代号 10701 学号 1008120349
分类号 密级公开


题(中、英文)目基于 FPGA 的子空间分解方位估计算法的实现研究
Rresearch and Implementation of Subspace position
DOA Estimates Based on FPGA

作者姓名罗辉果指导教师姓名、职称相征教授
学科门类工学学科、专业通信与信息系统
提交论文日期二○一三年三月
西安电子科技大学
学位论文独创性(或创新性)声明

秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在
导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标
注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成
果;也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的
材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说
明并表示了谢意。
申请学位论文与资料若有不实之处,本人承担一切的法律责任。

本人签名: 日期



西安电子科技大学
关于论文使用授权的说明

本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研究
生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保
留送交论文的复印件,允许查阅和借阅论文;学校可以公布论文的全部或部分内
容,可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证,毕业后
结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。
(保密的论文在解密后遵守此规定)
本学位论文属于保密,在年解密后适用本授权书。

本人签名: 日期


导师签名: 日期
摘要
以 MUSIC 算法为代表的基于子空间分解的方位估计算法,利用了信号子空间
和噪声子空间的正交特性,比起传统方位估计算法具有超高的分辨能力。然而在
实际应用中由于子空间分解类算法需要进行特征分解运算,在 DSP 等处理芯片上
的实现难以满足实时性的要求,为此研究了基于 FPGA 实现的快速小型化特征分
解实现,本文对特征值分解算法和并行计算特性进行了深入研究,并在 BLV 并行
阵列结构上提出了一种改进方案。论文所做的主要工作如下:
深入研究了用于特征分解的 Jacobi 分解算法,针对特征分解需要进行反正切
求角计算和旋转计算,设计了基于 CORDIC 的计算单元,对 CORDIC 单元收敛性
和计算精度进行了研究,完成了两种计算模块的设计并进行了仿真及误差分析。对
特征分解并行 BLV 结构从计算时间和资源使用方面进行了详细分析,针对这种结
构的资源利用效率不高,同时为解决其对资源的需求随着矩阵维数增大而平方倍
增加的问题,提出了一种流水线形式的改进结构,将改进结构同并行 BLV 结构在
计算时间、资源消耗和单位面积计算效率等方面进行了对比分析,并在 FPGA 上
实现了两种结构的 4 阶矩阵分解,对比说明了改进结构的效果。完成了特征分解
计算的时序仿真和综合,从仿真结果和综合报告看出,改进结构在计算时间增加
6%的条件下,能减少 %的资源使用,单位面积的计算效率是并行 BLV 结构的
倍。
关键词:方位估计 Jacobi 分解 BLV 阵列结构流水线 BLV CORDIC
Abstract
Representative of subspace position DOA estimation algorithm, the MUSIC
algorithm has ultra-high resolution capability than traditional DOA estimation algorithm,
because MUSIC algorithm uses the orthogonal characteristics of signal subspace and
noise subspace. However, in practical applications due to the subspace position
algorithm requires eigenvalue position operator, It’s difficult for DSP processing
chip to meet the requirements of real-time, one way to meet this requirements is
FPGA-base

最近更新