文档介绍：烟台大学
硕士学位论文
LDPC码迭代译码算法研究及其硬件实现
姓名:于心乔
申请学位级别:硕士
专业:工科;信号与信息处理
指导教师:王中训
2011-03
烟台大学硕士学位论文
摘要
低密度奇偶校验码(Low-Density Parity-Check Codes,LDPC)是 1962 年由
Gallager 提出的基于稀疏校验矩阵的一种线性分组码,它以其接近于香农限的出色
性能引起了通信领域的轰动,它是继 Turbo 码之后在纠错码史上的又一重大飞跃,
且当前 LDPC 码极有可能被确定为第四代移动通信的纠错码编码方案,因此它已经成
为当今通信领域专家和学者的研究热点。
本文主要研究迭代译码算法,针对影响通信性能的有效性和可靠性,分别对 LDPC
码的硬判决算法和软判决算法进行了详尽的分析,并且找到了一种适于硬件实现的
译码算法算法。本文大致可分为理论分析和硬件设计两大层面:
理论研究方面,本文首先介绍了信道编码和 LDPC 码的背景知识,接着对 LDPC
码基本原理以及常用的构造方法和编码算法进行了讨论,重点对 LDPC 码的基于硬判
决和软判决的两大类迭代译码算法,分别在译码复杂度和误码率两方面进行了深入
剖析,文中介绍了一种通过减少迭代次数的方法来提高译码速度的译码算法,这种
算法适合应用于对时间要求比较严格的实时系统中。最后通过搭建 AWGN 信道仿真平
台,分析了各种算法的性能差异和各种不同的设置参数对译码性能的影响。通过仿
真分析,找到了一种能够达到译码复杂度和可靠性的良好折衷的算法,基于这种算
法我们对它进行了硬件设计。
硬件设计方面,本文基于 FPGA 实现 LDPC 码译码器的设计为研究目标,以
Normalized BP-Based译码算法为理论支持,利用 Verilog HDL 硬件描述语言,采取
自顶向下的设计方法对 LDPC 码译码器进行了设计,较为详细地给出了译码器的整体
结构框图以及各个译码功能模块的实现方式,在 Quartus II 软件环境中将各个模块
整合为一个完整的译码器,并对译码器进行综合编译、功能时序仿真,验证对译码
器的设计。
关键词: LDPC 码,迭代译码,软判决译码,硬判决译码,FPGA
I
烟台大学硕士学位论文
Abstract
LDPC codes(Low-density Parity-check Codes) proposed by Gallager in 1962 is a
kind of the linear block code based on the sparse parity check matrix. Its close to Shannon
limit for the outstanding performance caused a sensation in the field munication,
and it is the second major leap after the Turbo codes in the history of the error-correcting
codes. At present LDPC codes will most likely to be identified as the fourth generation
munication error correction coding scheme. It is thus clear that LDPC codes
have e the research hotspot which the experts and the scholars are focused on in the
field munication.
This paper studies iterative decoding algorithms, and does a detailed analysis about
hard decision and soft decision algorithms based on the validity and the reliability for the
communication performance of the LDPC codes. Then we found a suitable decoding
algorithm for hardware implementation. The paper can be devided into two major aspects:
the th