文档介绍：16×16位低功耗移位相加乘法器设计
目录
摘要 1
Abstract 2
第一章乘法器研究背景和意义 2
2
3
3
4
4
5
6
第二章移位相加乘法器设计基础原理 7
．1 移位相加算法 7
．2 乘法器设计原理 8
9
第三章 16×16位移位相加乘法器设计和仿真 10
16位移位相加乘法器设计 10
16位移位相加乘法器Verilog文件设计 10
16×16位移位相加乘法器Modelsim仿真 12
16×16位移位相加乘法器经典数组运算结果 13
16×16位移位相加乘法器通常情况运算结果 15
第四章 16×16位移位相加乘法器Verilog设计综合 16
RTL级概念 16
RTL级综合结果和分析 18
16位移位相加乘法器电路图 20
结论 24
第一章乘法器研究背景和意义
数字信号处理中需要频繁进行大数据量乘法运算。乘法器作为数字信号处理器关键部件,它速度直接决定了整个处理器性能。本课题采取verilog HDL设计了一个16位移位相加乘法器。首先介绍了移位相加乘法器算法和比较移位相加乘法器, Booth乘法器, Wallace Tree乘法器各自特点。介绍了本课题在综合时需用到Design Compiler（DC）综合工具。随即提出了自己乘法器设计架构设计了一个16位移位相加乘法器。并用Design Compiler（DC）进行了优化。所设计乘法器是16×16位,基于Altera企业Modelsim平台上用Verilog_HDL软件进行功效仿真,验证了功效正确,达成了预期目标。
微处理器发展伴随集成电路迅猛发展而日新月异。在微处理器芯片中乘法器是进行数字信号处理关键同时也是微处理器中进行数据处理关键部件, 它已经是现代计算机必不可少一部分。乘法器算法也有很多个, 比如移位相加算法、布斯（Booth）算法、华莱士树（Wallace Tree）算法等。其中移位相加算法是乘法器最基础算法, 其它算法全部是在它基础上为了压缩和优化这种算法延伸出来算法, 目标是提升乘法器运算速度和实现更多乘法器功效。即使不停有相关32位、 64位乘法器研究出现, 但因为大量媒体信号处理只需16位运算就能胜任, 所以对16位乘法器研究仍有着相当应用价值。

过去十年中, 研究者扩展了Booth编码算法空间, 提升了乘法器性能; 改善了部分积压缩技术, 使乘法器结构愈加规则; 以传输管逻辑、多路选择器和动态技术为基础多种电路实现方法也连续刷新高性能乘法器实现统计; 和此同时, 和物理实现紧密相关乘法器拓扑结构研究也硕果累累。但不停提升高性能运算需求使得高性能乘法器设计和实现仍然是目前热门话题。

乘法器设计和应用在中国研究领域也取得了很好成绩, 1993年中科院声学研究所应用于18位乘法器, 实现工作频率38MHZ.。伴随应用要求领域和性能不停提升, 1997年国防科技大学完成应用于数字神经处理16位乘法器, 频率30MHZ。西安微电子技术中心于敦山实现了32位定/浮点乘法器延时56/76ns。进入新世纪以来, 集成电路工艺水平不停提升, 。。。。。乘法器设计一直是集成电路设计研究领域一个热点, 也有着广泛应用。

理论方面乘法器研究上里程碑应该从Booth AD在1951年提出Booth编码方法和Wallace树型压缩开始。随即出现了Booth2算法、压缩器（进位保留加法）、延迟平衡树等多种算法结构。
国外乘法器在电路方面发展一样迅猛, 1995年Ohkubo基于传输管逻辑实现了4．4ns 54位乘法器, 同时提出了新4: 2压缩单元结构和进位选择加法器结构。 1996年Hanawa实现了4．3nS54位乘法器, 同一年, Makino实现了8．8ns54位冗余二进制编码乘法器。 19