文档介绍：基于FPGA多功能数字钟设计
摘要
EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL和C语言 在FPGA实验板上设计一个电子数字钟，总的程序由几个各具不同功能的单元模 块程序拼接而成，其中包括分频程序模块、时分秒计数模块、处理器及外设模块, 并且使用QuartusII运用VHDL语言对分频和计数两个模块进行硬件电路设计和 电路波形仿真，该设计采用自顶向下、在QuarnlsII开发平台下实现数字钟的设 计、下载和调试。
本设计采用的VHDL是一种全方位的硬件描述语言，具有极强的描述能力， 能支持系统行为级、寄存器传输级和逻辑门级这三个不同层次的设计;支持结构、 数据流、行为三种描述形式的混合描述，覆盖面广，抽象能力强，因此在实际应 用中越来越广泛。ASIC是专用的系统集成电路，是一种带有逻辑处理的加速处 理器；而FPGA是特殊的ASIC芯片，与其它的ASIC芯片相比，它具有设计开发 周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可 实时在线检测等优点。
在控制系统中，键盘是常用的输入设备，系统应当根据键盘的输入来完成相 应的功能。因此，按键信息输入是与软件结构密切相关的过程。根据键盘结构的 不同，采用不同的编码方法，但无论有无编码以及采用什么样的编码，最后都要 转换成为相应的键值，以实现按键功能程序的转移。⑴
钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原 先的报时功能。诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设 备，甚至各种定时电气的自动启用等，所有这些都是以钟表数字化为基础的。因 此研究数字钟以及扩大其应用有着非常现实的意义。
1前言 1
2总体方案设计 X
……
3单元电路设计••…
……
4系统功能及功能仿真
各个模块的仿真波形
5设计总结
6参考文献
附录：完整实验程序
现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能越来越 强，复杂程度越来越高，更新步伐越来越快。支撑信息电子产品高速发展的基础 就是微电子制造工艺水平的提高和电子产品设计开发技术的发展。前者以微细加 工技术为代表，而后者的代表就是电子设计自动化(electronic design automatic, EDA)技术。
EDA技术以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻 辑描述主要表达方式，以计算机和大规模可编程逻辑器件的开发软件及实验开发 系统为设计工具，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编 译、逻辑化简、逻辑分割、逻辑映射、编程下载等工作，最终形成集成电子系统 或专用集成芯片的一门新技术。
本设计是利用VHDL硬件描述语言结合可编程逻辑器件进行的，并通过数 码管静态显示走时结果。数字钟可以由各种技术实现，如单片机等。利用可编程 逻辑器件具有其它方式没有的特点，它具有易学、方便、新颖、有趣、直观，设 计与实验成功率高、理论与实践结合紧密、积小、量大、/0 口丰富、编程和加 密等特点，并且它还具有开放的界面、丰富的设计库、模块化的工具以及LPM 定制等优良性能，应用非常方便。因此，本设计采用可编程逻辑器件实现。
总体方案设计
以数字形式显示时、分、秒；
小时记数为24小时进制
分秒进制为60进制
C4)扩展功能：定时闹钟、整点报时
系统组成框图，如下图所示：
电路的两种工作状态：1 •分为正常时钟模块
2•设置时间模块
•控制按键用来选择是正常计数还是调整时间并决定调整时、分、秒;
•置数按键按下时，表示相应的调整块要加一；
•基准时钟是1H乙
•计数器是对1HZ的频率计数；
•动态显示模块是对计数器的计数进行译码，送到数码管进行显示。
本设计采用Quartus II软件编写所需程序。Quartus II是Altera公司的综合 性 PLD 开发软件，支持原理图、VHDL、VerilogHDL 以及 AHDL(Altera Hardware Description Language)等多种设计输入形式，内嵌自有的综合器以及仿真器， 可以完成从设计输入到硬件配置的完整PLD设计流程。
Quartus II可以在XP、Linux以及Unix ±使用，除了可以使用Tel脚本完成 设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一, 功能集中，易学易用等特点。
Quartus II支持Altera的IP核，包含了 LPM/