文档介绍：四、实验内容 1、设计用与非门及用异或门、与门组成的半加器电路。要求按本文所述的设计步骤进行,直到测试电路逻辑功能符合设计要求为止。解:逻辑表达式: S=A2、设计一个一位全加器,要求用异或门、与门、或门组成。解:iCBA AB )(CCBAS oi?????? A B 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 1 SC =1 AB& SC 74LS86 12 74LS08 12 33 =1 =1 =1 =1 1 2 3 4 5 6 10 9 8 13 12 11 7 14 74LS86 && && 1 2 3 4 5 6 10 9 8 13 12 11 7 14 74LS08 74LS86 1 A B C i 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 SC oABSC o =1 =1 && ≥1 C i 2 345 6CC4085 123 56 3、设计一位全加器,要求用与或非门实现。解: 11i1-iii1-iiiiBACBACBAS ?????? iiiiiCBAC ? 1i1-iiiiiACBBAC ???? iC 4 、设计一个对两个两位无符号的二进制数进行比较的电路;根据第一个数是否大于、等于、小于第二个数,使相应的三个输出端中的一个输出为“1”,要求用与门、与非门及或非门实现。解: 五、实验预****要求 1、根据实验任务要求设计组合电路,并根据所给的标准器件画出逻辑图。 2、如何用最简单的方法验证“与或非”门的逻辑功能是否完好? 3、“与或非”门中,当某一组与端不用时,应作如何处理? 六、实验报告 1、列写实验任务的设计过程,画出设计的电路图。 2、对所设计的电