文档介绍：N阱CMOS芯片设计
1
一．设计指标要求
：n阱芯片制作工艺设计
：
n沟多晶硅栅：, 漏极饱和电流≥1, 漏源饱和电压≤3V，漏源击穿电压35V, 栅源击穿电压≥20V, 跨导≥2, 截止频率≥3〔迁移率µn取6002·s〕
p沟多晶硅栅：阈值电压 -1V, 漏极饱和电流≥1, 漏源饱和电压≤3V，漏源击穿电压35V, 栅源击穿电压≥20V, 跨导≥, 截止频率≥1〔迁移率µp取2202·s〕
2
3. 构造参数参考值：
p型硅衬底的电阻率为50 ；
n阱芯片的n阱掺杂后的方块电阻为690/□，结深为5~6m；
管的源、漏区掺杂后的外表浓度110203，~；
管的源、漏区掺杂后的外表浓度110203，~；
场氧化层厚度为1m；垫氧化层厚度约为600 Å；栅氧化层厚度为400 Å；
氮化硅膜厚约为1000 Å；多晶硅栅厚度为4000 ~5000 Å。
3
4．设计内容
〔1〕管的器件特性参数设计计算；
〔2〕薄膜加工工艺参数计算：分析、设计实现场氧化、栅氧化、多晶硅栅层或掩蔽氧化膜等的工艺方法和工艺条件〔要求给出详细温度、时间或流量、速度等〕，并进展结深或掩蔽有效性的验证；
〔3〕确定n阱芯片制作的工艺施行方案〔包括所设计的构造参数、制作工艺流程、工艺方法、工艺条件及预期的结果〕。
4
二．器件特性分析器件特性分析
5
6
2参数设计与计算
7
8
三．工艺流程分析
9
：集成电路通常制造在尽可能轻掺杂硼的P型〔100〕衬底上以减小衬底电阻，电阻率50Ω·。采用〔100〕晶向衬底是因为工作电流为外表多子漂移电流，所以与载流子的外表迁移率有关，〔100〕的界面态密度最低，其外表迁移率最高，使得可以有高的工作电流。
10