文档介绍：HDB3 编码器模块设计实验报告一、试验目的数字基带信号的传输是数字通信系统的重要组成部分之一。在数字通信中, 有些场合可不经过载波调制和解调过程,而对基带信号进行直接传输。为使基带信号能适合在基带信道中传输,通常要经过基带信号变换,这种变换过程事实上就是编码过程。于是,出现了各种各样的常用码型。不同码型有不同的特点和不同的用途。例如 AMI 码的传号交替反转,且这种基带信号无直流成分和很小的低频成分,利于在一般的基带信道中传输,但它可能出现四连零现象,不利于接收端的定时信号提取。 HDB3 码因具有无直流成份,低频成份少和连 0个数最多不超过三个等明显的优点,对定时信号的恢复十分有利,ITT 协会推荐使用的基带传输码型之一。本次试验就是要完成 HDB3 码编码器模块的设计。二、总体模块划分 HDB3 码的编码规则如下: AMI 码; AMI 码中的连 0情况,当 4个以下的连 0串时,则保持 AMI 的形式不变;若出现 4个或 4个以上连 0串时,则将 1后的第 4个 0变为与前一非 0符号( +1或-1)同极性的符号,用 V表示( +1记为+V , -1记为-V)。 V符号间的非 0符号的个数是否为偶数,若为偶数,则再将当前的 V符号的前一非 0符号后的第 1个 0变为+D 或-D符号,且 D的极性与前一非 0 符号的极性相反,并使后面的非 0符号从 V符号开始再交替变化。在编码时采取的设计思路是首先完成插 V 的工作,接着执行插 D 功能,最后实现单极性变双极性的信号输出。这样做的好处是:输入进来的信号和插 V、插 D功能电路中处理的信号都是单极性信号,且需要寄存器的数目可以少很多。 HDB3 码的编码器模型如图 1所示。代码输入 HDB3 图1 编码器总体模块模型插V插D 单双极性变换三、模块描述 : 插V模块设计思路如下: Count 用于计连 0“01”代表 1“ 11”代表 vN YN Y start Count=0 Code_in==0? Code_out<='b01 Count<=Count+1 Count==3? Code_out<='b11 Count<=0 end D模块插 D模块设计思路如下: YN NY firstV==0 表示出现的是第一个 V, count 用于判定两个 V中 1的奇偶数。本模块使用了 3个寄存器 s1,s2,s3 寄存当前状态的前 3个状态,以便实现插 D功能 : start Code_in=='b00 Code_in=='b01 Code_in=='b11 Count=Count+1 firstV=1 Count=0 Code_out<=S3 Code_out<='10 firstV==0? Count==0? if If if 其中用 00 代表 0, 01 代表+1 , 11 代表-1 。通过观察 HDB3 码,可以看出 1 和 D的正负是交替出现的,而 V与其前面的非零符号正负相同。四、仿真验证各模块仿真图如下: : 图2插V 模块功能仿真 Code_in=='b00 Code_in=='b01||10 Code_in=='b11 start Flag==1 Code_ou