文档介绍：通信原理实验
电子信息工程学院
姓名: 仝欣
学号: 13213029
指导教师: 王根英
日期:
上课时间:星期一第 5 大节
HDB3编码与译码实验
一、实验前准备工作
(1)预****本实验的相关内容
(2)熟悉实验箱面板分布及测试孔位置,定义本实验相关模块的跳线状态。
(3)实验前重点掌握的内容:HDB 3 编码和解码原理、定时提取原理
(4)思考 HDB 3输出波形应该什么样、编码输入和解码输出波形相位应该相同吗、本实验用到哪几个模块及每个模块的主要作用是什么。
二、实验目的
掌握HDB3编码规则,编码和解码原理。
了解锁相环的工作原理和定时提取原理。
了解输入信号对定时提取的影响。
了解信号的传输延时。
了解HDB3编译码集成芯片CD22103。
三、实验仪器
ZH5001A通信原理综合实验系统一台
(2)20MHZ双踪示波器一台
四、基本原理
在通信原理综合试验箱中,采用了CD22103专用芯片(UD01)实现HDB3码的编译码实验。在该电路模块下,没有采用复杂的线圈耦合的方法来实现HDB3码字的转换,而是采用运算放大器(UD02)完成对HDB3输出进行电平变换。变换输出为双极性码或单极性码。HDB3编译码系统组成如图一:
CD22013集成电路进行HDB3编译码。当它第三脚接+5V时为HDB3编译码器。编码时,需要输入NRZ码及时钟信号,CD22103编码输出两路并行信号+HDB3out(15脚TPD03)和-HDB3out(14脚TPD04),它们都是半占空比的正弦冲信号,分别与HDB3码的正极信号及负极信号相对应,这两路信号通过一个差分放大器(UD02A)后,得到HDB3。通过由运算放大器的相加器(UD02B),输出HDB3码的单极性码输出。译码时,需将HDB3码变换成两路单极性信号分别送到CD22103的第11、13脚,此任务由双/单变换电路来完成。通常译码之后TPD07与TPD01的波形应一致,但由于当前的输出HDB3码字可能与前四个码字有关,因此HDB3的编译码时延较大。
在实用的HDB3编译码电路中,发端的单/双极性变换器一般由变压器完成;收端的的双/单极性变换器一般由变压器、比较器完成。本实验目的是掌握HDB3编码规则及位同步提取方法,故对单双,双单极性变换电路作了减缓处理,不一定符合实用要求。
位定时提取电路采用锁相环方法。在系统中锁相环将接收端的 256kHz 时钟锁定在发端的 256kHz 时钟上,来获得系统的同步时钟,如 HDB 3 接收的同步时钟及后续电路同步时钟。
该锁相环模块主要由锁相环 UP01(MC4046) 、数字分频器 UP02(74LS161) 、D 触发器 UP04 (74LS74) 、环路滤波器和输入端的带通滤波器(UP03B) 组成。 UP01内部由一个振荡器与一个高速鉴相器组成。该锁相环模块如图二:
输入端的带通滤波器是由运算放大器(TEL2702)及阻容器件构成的有源带通滤波器,中心频率为 256kHz,滤出 256kHz 时钟信号,输出的信号是一个幅度和周期都不恒定的准正弦信号。对此信号进行限幅放大(UP03A)处理后得到幅度恒定、周期变化的脉冲信号,但仍不能将此信号作为译码器的位同步信号。经 UP04A 和 UP04B 两个除二分频器(共四分频)变为 64kHz 信号,进入 UP01 鉴相输入 A 脚;VCO 输出的512kHz 输出信号经 UP02 进行八分频变为 64kHz 信号, 送入 UP01 的鉴相输入 B 脚。经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端。正常时,VCO 锁定在外来的256kHz频率上。
五、实验内容
首先将输入信号选择跳线开关KD01设置在M位置(右端)、单/双极性码输出选择开关设置KD02设置在2_3位置(右端:单极性)、HDB3编码开关KD03设置在HDB3位置(左端),使该模块工作在HDB3码方式。
(1)通过CMI编码模块内的m序列类型选择跳线开关KX02的设置,产生7位周期m序列。用示波器同时观测输入数据TPD01和AMI输出双极性编码数据TPD05波形及单极性编码数据TPD08的波形,观测是用TPD01同步。分析观测输入数据与输出数据关系是否满足AMI编码关系,画下一个m序列周期的测试波形。
(2)使输入数据端口悬空产生全1码。
(3)使输入数据为全 0 码,分别画下一个周期的测试波形。
首先将输入信号选择跳线开关KD01设置在M位置(右端);将CMI编码模块内的m序列类型选择跳线开关KX02设置在1_