文档介绍：实验二三态门和 OC 门的研究一、实验目的(1) 熟悉两种特殊的门电路:三态门和 OC 门; (2) 了解“总线”结构的工作原理。二、实验原理数字系统中,有时需把两个或两个以上集成逻辑门的输出端连接起来,完成一定的逻辑功能。普通 TTL 门电路的输出端是不允许直接连接的。图 2_1 示出了两个 TTL 门输出短接的情况,为简单起见,图中只画出了两个与非门的推拉式输出级。设门 A处于截止状态, 若不短接,输出应为高电平;设门 B处于导通状态,若不短接,输出应为低电平。在把门 A和门 B的输出端作如图 3_2_1 所示连接后,从电源 Vcc 经门 A中导通的 T4 、 D3 和门 B中导通的 T5 到地,有了一条通路,其不良后果为:图 3_2_1 不正常情况:普通 TTL 门电路输出端短接(1) 输出电平既非高电平,也非低电平,而是两者之间的某一值,导致逻辑功能混乱。(2) 上述通路导致输出级电流远大于正常值(正常情况下 T4 和 T5 总有一个截止),导致功耗剧增,发热增大,可能烧坏器件。集电极开路门和三态门是两种特殊的 TTL 电路,它们允许把输出端互相连在一起使用。 (OC 门)集电极开路门(Open-Collector Gate) ,简称 OC 门。它可以看成是图 3_2_1 所示的 TTL 与非门输出级中移去了 T4 、 D3 部分。集电极开路与非门的电路结构与逻辑符号如图 3_2_2 所示。必须指出: OC 门只有在外接负载电阻 Rc 和电源 Ec 后才能正常工作,如图中虚线所示。 1 图 3_2_1 不正常情况: 普通 TTL 门电路输出端短接图 3_2_2 集电极开路与非门 2 由两个集电极开路与非门(0C) 输出端相连组成的电路如图 3_2_3 所示,它们的输出: 即把两个集电极开路与非门的输出相与(称为线与),完成与或非的逻辑功能。 0C 门主要有以下三方面的应用: (1) 实现电平转换图 3_2_3 OC 门的线与应用无论是用 TTL 电路驱动 CMOS 电路还是用 CMOS 电路驱动 TTL 电路,驱动门必须能为负载门提供合乎标准的高、低电平和足够的驱动电流,即必须同时满足下列四式: 驱动门负载门 VOH(min) ≥ VIH(min) VOL(max) ≤ VIL(max) IOH(max) ≥ IIH IOL(max) ≥ IIL 图 3_2_3 OC 门的线与应用 3 其中:VOH(min)-- 门电路输出高电平 VOH 的下限值; VOL(max) -- 门电路输出低电平 VOL 的上限值; IOH(max)-- 门电路带拉电流负载的能力,或称放电流能力; IOL(max) —门电路带灌电流负载的能力,或称吸电流能力; VIH(min)-- 为能保证电路处于导通状态的最小输入(高)电平; VIL(max) -- 为能保证电路处于截止状态的最大输入(低)电平。 IIH —输入高电平时流入输入端的电流; IIL -- 输入低电平时流出输入端的电流。当 74 系列或 74LS 系列 TTL 电路驱动 CD4000 系列或 74HC 系列 CMOS 电路时,不能直接驱动,因为 74 系列的 TTL 电路 VOH(min) = , 74LS 系列的 TTL 电路 VOH(min)= , CD4000 系列的 CMOS 电路 VIH(min)= , 74HC 系列 CMOS 电路 VIH(min)= ,显然不满足 VOH(min) ≥ VIH(min) 最简单的解决方法是在 TTL 电路的输出端与电源之间接入上拉电阻 Rc ,如图 3_2_4 所示。图 3_2_4 TTL(OC) 门驱动 CMOS 电路的电平转换 4 (2) 实现多路信号采集,使两路以上的信息共用一个传输通道(总线); (3) 利用电路的线与特性方便地完成某些特定的逻辑功能。在实际应用时,有时需将几个 OC 门的输出端短接,后面接 m个普通 TTL 与非门作为负载, 如图 3_2_5 所示。为保证集电极开路门的输出电平符合逻辑要求, Rc 的数值选择范围为: 图 3_2_5 计算 OC 门外接电阻 Rc 的工作状态 5 m'(7) 个输入端(a) 计算 Rc 最大值(b) 计算 Rc 最小值图 3_2_5 计算 OC 门外接电阻 Rc 的工作状态其中 IcEO -- OC 门输出三极管 T5 截止时的漏电流; Ec —外接电源电压值; m -- TTL 负载门个数; n —输出短接的 OC 门个数; m ’—各负载门接到 OC 门输出端的输入端总