文档介绍：《电子产品设计》
设计报告
设计时间： -11-2
班级：
姓名：
报告页数：

广东工业大学课程设计报告
设计题目数字电子钟逻辑电路设计
学院
专业
班级
学号姓名
成绩评估_______
教师签名_______
打印采用A4纸
设计任务与规定
设计方案及比较（设计可行性分析）
系统设计总体思路
系统原理框图及工作原理分析
系统电路设计及参数计算，重要元器件简介及选取以及数据指标测量
画出电路原理图及PCB图
产品制作及调试
实验成果和数据解决
结论（设计分析）
问题与讨论
数字电子钟逻辑电路设计
一、实验目：
1、掌握数字钟设计办法；
2、熟悉集成电路用法。
二、设计任务和规定：
1、设计一种有“时”，“分”，“秒”（23小时59分59秒）显示且有校时功能电子钟；
2、用中小规模集成电路构成电子钟；
3、画出框图和逻辑电路图，写出设计报告；
4、选做：①闹钟系统。②整点报时。③日历系统。
三、方案选取和论证：
1．分秒功能实现：用两片74290构成60进制递增计数器
：用两片74290构成24进制递增计数器
3．定点报时：当分秒同步浮现为0时，灯亮。
：月跟日分别用2片74192实现，月份就接成12进制，日则接成31进制，星期由1片74192构成7进制，从星期一至星期天。
四、方案设计：
1、可调时钟模块：
秒、分、时分别为60、60和24进制计数器。用两片74LS290做一种二十四进制，输入计数脉冲CP加在CLKA’端，把QA与与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数。通过反馈端，控制清零端清零，其中个位接成二进制形式，十位接成四进制形式。其电路图如下：
同理运用两片74290构成六十进制计数器，如下图所示
 
将两个六十进制加法计数器和一种二十四进制加法计数器进行级联：将秒十位进位脉冲接到分个位输入脉冲，将分十位进位脉冲接届时个位输入脉冲，这样就可以构成最基本电路。
：
例如说时校准，开关1上端接1HZ脉冲，下端接分进位。当开关打到上端时电路进入校准功能，当开关打到下端时电路进入正常计时功能。其电路如总电路图所示
：
分别用2个或非门接到分和秒各输出个节点处，再用一种与非门与报时灯链接，当输出同步为零时，即整点时，报时灯就亮了，起到报时功能。本实验使用LED发光（1s），其电路图如下：
 
：
月和日都用2片74192实现。月份功能则接成13进制，由于月份分日都是从1开始计起，因此规定从0001开始，到1101时，立即清零，清零时应当切换到置数状态，即将ABCD置1000，通过一种与非门链接到LOAD端置零，同步也将计