文档介绍：实验十 Moore与Mealy型同步时序逻辑电路的分析与设计
、实验目的：
1•掌握同步时序逻辑电路的分析与设计方法。
掌握时序逻辑电路的测试方法。
了解时序电路自启动设计方法。
4•了解同步时序电路状态编码对电路优化作用。
二、实验原理：
Moore与Mearly型同步时序逻辑电路的分析方法：
时序逻辑电路的分析，按照电路图（逻辑图），选择芯片，根据芯片管脚，在逻辑图上标明管脚号；搭接电路后，根据电路要求输入时钟信号（单脉冲信号或连续脉冲信号），求出电路的状态转换图或时序图（工作波形），从中分析出电路的功能。
Moore与Mearly型同步时序逻辑电路的设计方法：
（1）分析题意，求出状态转换图。
（2）状态分析化简：确定等价状态，电路中的等价状态可合并为一个状态。
（3）重新确定电路状态数N,求出触发器数n,触发器数按下列公式求：2n-1<N<2n （N为状态数、n为触发器数）。
（4）触发器选型（D JK）。
（5）状态编码，列出状态转换表，求出状态方程、驱动方程。
（6）画出时序电路图。
（7）时序状态检验，当N <2n时，应进行空转检验，以免电路进入无效状态不能启动。
（8）功能仿真，时序仿真。
同步时序逻辑电路的设计举例：试用D触发器设421码模5加法计数器。
（1）分析题意：由于是模5（ 421码）加法计数器，其状态转换图如图1所示：
（2）状态转换化简：由题意得该电路无等价状态。
（3）确定触发器数：根据，2n-1<N <2n，n=3。
（4）触发器选型：选择D触发器。
（5）状态编码：Q3 Q2 Q1按421码规律变化。
(6)列出状态转换表，如表1.
利用卡诺图如图2,求状态方程、驱动方程。
自启动检验：将各无效状态代入状态方程，分析状态转换情况，画出完整
的状态转换图，如图3所示，检查是否能自启动
S3
(9)画出逻辑图，如图4所示
«4 j{42i
三、实验仪器：
示波器1台。
2•函数信号发生器1台。
数字万用表1台。
多功能电路实验箱1台;
MM
.电
m
D
■■
n
■
H
K
D
四、实验内容：
模5 （421码）加法计数器功能检验：
按图4搭接电路，Cp接单脉冲信号P+, Q3Q2Q分别接逻辑指示灯L3L2L1,
英］卜間搶时序电■分輛
Rd接逻辑开关K12, Sd1、Sd2、Sd3分别接逻辑开关K1、K2、K3;接通电源后利
用Rd使计数器复位后，加单脉冲，观察计数器工作情况，写出时序表，各无效状态利用
Sd1、Sd2、Sd3置数后，加单脉冲观察期次状态，话画出完整的状态转换图；
模5（421码）加法计数器时序图观测：
将Cp改接TTL信号（f=10kHz），用双踪示波器观察并记录 Cp, Q3 Q2、Q1波形。
设计模10（8421BCD加法计数器。
设计模10（5421BCD加法计数器。
Mearly型