文档介绍：实验九 Moore 型同步时序逻辑电路的分析与设计
22920132203686 薛清文周 2 下午实验
一．实验目的：
同步时序逻辑电路的分析与设计方法
D, JK触发器的特性机器检测方法。
掌握时序逻辑电路的测试方法。
了解时序电路自启动设计方法。
了解同步时序电路状态编码对电路优化作用。
二．实验原理：
Moore 同步时序逻辑电路的分析方法：
时序逻辑电路的分析,按照电路图(逻辑图) ,选择芯片,根据芯片管脚, 在逻辑图上标明管脚号；搭接电路后, 根据电路要求输入时钟信号 (单脉冲信号或连续脉冲信号),求出电路的状态转换图或时序图 (工作波形),从中分析出电路的功能。
Moore 同步时序逻辑电路的设计方法：
( 1)分析题意,求出状态转换图。
状态分析化简：确定等价状态,电路中的等价状态可合并为一个状态。
重新确定电路状态数N,求出触发器数n,触发器数按下列公式求：2n-1<N<2n (N为状态数、n为触发器数)。
触发器选型( D、 JK)。
( 5)状态编码，列出状态转换表，求出状态方程、驱动方程。
( 6)画出时序电路图。
( 7)时序状态检验，当 N <2n 时，应进行空转检验，以免电路进入无效状态不能启动。
( 8)功能仿真，时序仿真。
同步时序逻辑电路的设计举例：
试用D触发器设421码模5加法计数器。
(1)分析题意：由于是模 5(421码)加法计数器，其状态转换图如图 1 所示： ( 2)状态转换化简：由题意得该电路无等价状态。
( 3)确定触发器数：根据， 2n-1<N <2n，n=3。
( 4)触发器选型：选择 D 触发器。
( 5)状态编码： Q3、 Q2、 Q1 按 421 码规律变化。
列出状态转换表，如表1.
4 /
0
1 0
0
X
込
X
1
3 2以口航I玛加法計鹽总卡恳田)
<?：区
\ Q0 01 11 ]0
利用卡诺图如图2,求状态方程、驱动方程。
自启动检验：将各无效状态代入状态方程，分析状态转换情况，画出完整
93畫■状拓構■粕
1禮詈Y21只)何議计越誥£1剋誹检越
(9)画出逻辑图，如图4所示
s 4闿出槻啊妣］曰jAO袪炜011业第
三、实验仪器：
示波器1台。
2•函数信号发生器1台。
数字万用表1台。
多功能电路实验箱1台;
* » « 4|«1 ・世壮芒fl損
Qj
Ql
Qi
1
w
QTl
QT 1
Di
Dt
G
Y
Q
0
0
U1
1
0
0
1
0
1 0
0
1
0
I
0
0
I
9
t>
0
0
0
1
t
0
I
1
0
1 —
1
1
a
a
1
Q
0
b o
0
o
Q
0
0
3—
X
X
1
X
X
X
X
四、实验内容:
模5 （421码）（基于D触发器）加法计数器功能检验:
按图搭接电路，Cp接单脉冲信号P+, Q3Q2Q分别接逻辑指示灯L3L2L1, Rd 接逻辑开关K12, Sd1、Sd2、Sd3分别接逻辑开关K1、K2、K3;接通电源后利用Rd 使计数器复位后，加单脉冲，观察计数器工作情况，写出时序表。
•可通过脉冲发生器进入各种状态。然后按单脉冲信号可观察L3L2L1的亮暗来
对比完整的状态转换图是否正确。
•接入单脉冲，观察信号灯指示情况。
模5 （421码）（基于JK触发器）加法计数器的设计:

确定触发器数为n=3
列出JK触发器功能表和特征方程
，结合功能表列出状态转换表
5•画出卡诺图，化简得到驱动方程
经过检验，无效状态代入状态方程后，可以自启动
Multisim 仿真
Q1与 CP
~rjijn
时间
通頑主
反向

-975L374riv
V

-975,37^n；
¥
保存
«
0,000'V
0,000 V
外触发
很;500 us/Div

刻度：5 V/Div
.1更坦口
别度：5忡
RISflL
6）匡1园叵］邑
制立移搭）；0
丫轲康胸；0
丫聃位移㈱：o
水平：
0 V
Y/T1 劉111 询 1 1
【举扪rsni ■蛙丨
n If 育;務 1