1 / 7
文档名称:

计算机组成原理习题课.doc

格式:doc   大小:430KB   页数:7页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

计算机组成原理习题课.doc

上传人:wdggjhm62 2021/12/25 文件大小:430 KB

下载得到文件列表

计算机组成原理习题课.doc

相关文档

文档介绍

文档介绍:?什么是机器周期?什么是时钟周期?三者之间的关系如何?
指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU周期,是指被确定为指令执行过程中的归一化基准时间,通常等于取指时间(或访存时间)。时钟周期是时钟频率的倒数,也可称为节拍脉冲或T周期,是处理操作的最基本单位。一个指令周期由若干个机器周期组成,每个机器周期又由若干个时钟周期组成。

(1)外设发出DMA请求
(2)CPU响应请求,DMA控制器从CPU接管总线的控制
(3)由DMA控制器执行数据传送操作
(4)向CPU报告DMA操作结束
(5)主要优点是数据传送速度快
:
OP
X
D
15 10 9 8 7 0
图中X为寻址特征位,且X=0时,不变址;X=1时,用变址寄存器X1进行变址;X=2时,用变址寄存器X2进行变址;X=3时,相对寻址。设(PC)=1234H,(X1)=0037H,(X2)=1122H,请确定下列指令的有效地址(均用十六进制表示,H表示十六进制)
(1)4420H (2)2244H (3)1322H (4)3521H (5)6723H
答:(1)0020H (2)1166H (3)1256H (4)0058H (5)1257H
:1位阶符,6位阶码,1位数符,8位尾数,请写出浮点数所能表示的范围(只考虑正数值)。
最小值2-111111×
最大值2111111×
×2位的存储器芯片,欲设计具有同样存储容量的芯片,应如何安排地址线和数据线引脚的数目,使两者之和最小。并说明有几种解答。
设地址线x根,数据线y根,则
2x·y=64K×2
若y=1 x=17
y=2 x=16
y=4 x=15
y=8 x=14
因此,当数据线为1或2时,引脚之和为18。共有2种解答
,数据位8位,奇校验1位,停止位1位。计算当波特率为4800时,字符传送的速率是多少?每个数据位的时间长度是多少?数据位的传送速率是多少?
每个字符格式包含十个位,因此字符传送速率
4800波特/10=480字符/秒
每个数据位时间长度T=1/4800=
数据位传送速率8×480=3840位/秒

(1)最大存储容量
单总线系统中,最大内存容量必须小于由计算机字长所决定的可能的地址总线。
双总线系统中,存储容量不会受到外围设备数量的影响
(2)指令系统
双总线系统,必须有专门的I/O指令系统
单总线系统,访问内存和I/O使用相同指令
(3)吞吐量
总线数量越多,吞吐能力越大
,其中一个累加寄存器AC,一个状态条件寄存器和其它四个寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向。
(1) 标明图中四个寄存器的名称。
(2) 简述指令从主存取到控制器的数据通路。
(3) 数据在运算器和主存之间进行存/取访问的数据通路。

答: (1)a为数据缓冲寄存器DR